搜索结果
找到约 3,949 项符合
亚稳状态 的查询结果
模拟电子 MT-011 找出那些难以琢磨、稍纵即逝的ADC闪码和亚稳状态
数字通信系统设计关注的一个主要问题是误码率(BER)。ADC噪声对系统BER的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC可能存在非高斯误码，简单分析根本无法预测其对BER的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现 ...
VHDL/FPGA/Verilog 典型的状态机
典型的状态机，简单的状态机可以不需要编码，也可以采用one-hot编码方式，如果状态很多时，采用格雷码，能有效避免亚稳态。
学术论文 基于FPGA的逆变器控制芯片研究
逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片（DSP/MCU）为核心的电路系统，并从数模混合电路过渡到纯数字控制的历程。但是，通用微处理芯片是为一般目的而设计，存在一定局限。为此，近几年来逆变器专用控制芯片（ASIC）实现技术的研究越来越受到关注，已成为逆变控制器发展的新方向之一。本文利用一个成 ...
模拟电子 你的PLD是亚稳态吗
This application note provides a detailed description of themetastable behavior in PLDs from both circuit and statisticalviewpoints. Additionally, the information on the metastablecharacteristics of Cypress PLDs presented here can help youachieve any desired degree of reliability.
教程资料 FPGA设计高级进阶
对fpga时序和亚稳态比较详尽的介绍
嵌入式综合 一种片上系统复位电路的设计
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并 ...
可编程逻辑 FPGA设计高级进阶
对fpga时序和亚稳态比较详尽的介绍
数学计算 电力系统在台稳定计算式电力系统不正常运行方式的一种计算。它的任务是已知电力系统某一正常运行状态和受到某种扰动
电力系统在台稳定计算式电力系统不正常运行方式的一种计算。它的任务是已知电力系统某一正常运行状态和受到某种扰动，计算电力系统所有发电机能否同步运行
1运行说明：
请输入初始功率S0，形如a+bi
请输入无限大系统母线电压V0
请输入系统等值电抗矩阵B
矩阵B有以下元素组成的行矩阵
1正常运行时的系统直轴等值电抗Xd
2故障 ...
电子书籍 用NS- 2 仿真各种路由协议性能时用到的传统运动场景发生器存在两个缺陷: 运动状态不能迅速过渡到稳态, 节点速度的 均匀分布区间起始值只能为0。为了弥补上述缺陷, Tracy Camp 研制了稳态
用NS- 2 仿真各种路由协议性能时用到的传统运动场景发生器存在两个缺陷: 运动状态不能迅速过渡到稳态, 节点速度的
均匀分布区间起始值只能为0。为了弥补上述缺陷, Tracy Camp 研制了稳态运动场景发生器。通过仿真验证了采用该发生器可大
大缩短仿真时间, 在此基础上仿真AODV 和DSDV 两种路由协议, 首次从吞吐量、协议包开销 ...