NE555电路智能设计软件下载
附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路， 各脚主要功能（集成块图在下面） 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 应用十分广泛，可装如...
互斥锁技术资料
📦 资源总数：1481
📄 技术文档：1
💻 源代码：2070
🔥 互斥锁热门资料
查看全部1481个资源 »pkpm2005破解版下载
pkpm2005破解版安装方式： 一、Windows XP下PKPM的安装方法： 1. 先安装正版的 PKPM 。 2. 将本机的 system32\WinSCard.DLL 改名为 SysCard.DLL 。 3. 将本破解包里的 WinSCard.INI 复制到 C: 盘根目录。 ...
superpro 280驱动及编程器软件
已通过CE认证。（为什么要选择经过CE认证的编程器？） 程速度无与伦比,逼近芯片理论极限。 基本配置48脚流行驱动电路。所选购的适配器都是通用的（插在DIP48锁紧座上），即支持同封装所有类型器件，48脚及以下DIP器件无需适配器直接支持。通用适配器保证快速新器件支持。I/O电平由DAC控制...
基于FPGA的多功能频率计的设计
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和L...
Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与...
📄 互斥锁技术文档
查看更多 »💻 互斥锁源代码
查看更多 »📂 互斥锁资料分类