基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码...
二进制编码技术资料
📦 资源总数：6203
💻 源代码：12860
一个[n,k]线性分组码，是把信息划成k个码元为一段（称为信息组），通过编码器变成长度为n个码元的一组，作为[n,k]线性分组码的一个码字。若每位码元的取值有q种（q为素数幂，q进制），则共有q的k次方个码字。
🔥 二进制编码热门资料
查看全部6203个资源 »基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码...
本书用大量的篇幅讲述了与计算机原理相关的条种编码方法
本书用大量的篇幅讲述了与计算机原理相关的条种编码方法，并通过数字逻辑电路(包括逻辑与开关，逻辑门电路与触发器，二进制加法器等)以及存储器、微处理器的形式、组织及发展阐述了编码的实现。此外，本书还涉及到计算机系统、操作系统、编程语言等的产生及发展，甚至对计算机图形化的相关技术也给了一个全面的描述。阅读...
A. 产生一个长为1000的二进制随机序列
A. 产生一个长为1000的二进制随机序列，“0”的概率为0.8，”1”的概率为0.2；B. 对上述数据进行归零AMI编码，脉冲宽度为符号宽度的50%，波形采样率为符号率的8倍，画出前20个符号对应的波形（同时给出前20位信源序列）；C. 改用HDB3码，画出前20个符号对应的波形；D. 改用密勒码...
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器...
💻 二进制编码源代码
查看更多 »📂 二进制编码资料分类