本文结合中国科技大学大规模集成电路实验室和中国科学院上海技术物理研究所合作的星载红外相机项目，为了解决红外相机上的不同波段的红外探测元阵列存在的非均匀性问题，对红外焦平面探测元阵列存在的非均匀性问题展开了深入的分析和研究。 主要研究和分析了两类算法的基本原理，重点研究和实现了定标校正算法，通过对积分球定标数据进行深入的分析，将探测元分成线性探测元和非线性探测元，对线性探测元采用两点校正法，对非线性探测元采用多点分段校正算法，在利用FPGA硬件实现非均匀校正时，分析设计了基于乘法运算和加法运算的FPGA实现，在基于乘加器运算的FPGA实现中。设计出了乘法和加法整体运算的乘加器，内部采用流水线wallace树压缩结构，大大加快乘法和加法的速度。
上传时间： 2013-04-24
上传用户：weddps
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-13
上传用户：皇族传媒
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-19
上传用户：sjyy1001
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
8051系列是至今为止最成功的单片机之一，在FPGA平台上研究带硬件浮点运算器的8051是对其在SoC及专用化的方向上的一次迈进。文章首先介绍了8051的基本架构，包括硬件模块、指令系统、内存分配以及基本外设。然后讲解了在设计8051时如何划分模块，每个模块的功能与设计，同时也介绍了如何设计流水线来加速8051的处理速度。对于浮点运算器，文章介绍了IEEE浮点数的表示方法，包括各种特殊值的表示方法以及作用。在探讨浮点运算器设计的时候首先是给出了模块的划分及其实现的功能，然后以生动的实例介绍了加减乘除四种浮点运算的算法。在介绍完8051与浮点运算器设计以后，文章介绍了如何将浮点运算器集成到8051上，包括硬件上的数据线接口和控制线接口，以及软件中如何运用硬件浮点运算器。最后文章给出了此设计在ModelSim上的仿真结果以及在CyclonelIFPGA芯片上的验证过程，可以清楚地看到，与KeilC51软件库的浮点运算相比，加法运算从186个时钟周期减少到4个时钟周期，减法运算从200个时钟周期减少到4个时钟周期，乘法运算从241个时钟周期减少到4个时钟周期，而除法则由原来的¨lO个时钟周期减少到4个时钟周期，可见硬件浮点运算器使8051在运算能力上有了质的提高。 笔者也在“Google”和“百度”搜索引擎上，以及“维普数据论文网’’上搜索过，都没有发现有类似的设计，带硬件浮点运算器的8051可谓是一次创新，希望在实际应用中能有用武之地。
上传时间： 2013-04-24
上传用户：13081287919
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时，由于图形简单，因此可以利用CPU来运算，但随着图形学技术的发展，所要绘制的图形越来越复杂，这时如果单纯依赖CPU来处理，不能达到实时的要求，因此需要专门的硬件来加速图形处理，GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命，这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试，不能仅仅用专门定制的方法来设计，需要其他的方：硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要，借助辅助硬件资源，来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来，其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染，在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计，并发现问题解决问题。 本文主要特色如下： 1.针对几何变换换子系统，提出一种硬件实现方案，该方案能对基本的几何变换如：平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵，随后进行矩阵乘法运算，再进行投影变换，最后输出变换座标。提出一种脉动阵列结构，用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘，将能大大提高系统的效率。 2.对于3D图形裁剪，文中描述了一种裁剪引擎，它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法，该算法通过去除冗余顶点以提高处理速度，同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后，我们在FPGA上实现了几何变换以及三维裁剪，并与C语言的模拟结果对比发现结果正确，且三维裁剪能够以3M个三角形/s的速度运行，满足了图形流水中的实时性要求。
上传时间： 2013-04-24
上传用户：yerik
1992年5月，JoeMitola首次明确提出了软件无线电的概念。软件无线电将模块化、标准化的硬件单元连接构成硬件平台，通过软件加载实现各种无线通信功能。端到端重配置技术是在软件无线电的基础上发展起来的，该技术使通信系统不仅具有重配置的能力，还能提供一体化的重配置管理架构，实现联合无线资源管理和网络规划。端到端重配置技术已经成为软件无线电的发展趋势。 宽带无线接入(BWA，BroadbandWirelessAccess)是当前通信界研究的热点之一，而WiMax和WiFi是BWA中最热门的两个技术，所以本文选择了IEEE802.16-2004与IEEE802.11a，设计了基于其物理层标准的可重配置OFDM基带系统。它们均采用正交频分复用技术(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004与IEEE802.11a物理层标准，结合Altera公司提供的FPGA开发工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基带系统的FPGA设计。该设计中，对FPGA进行重新配置，实现了802.16-2004与802.11a两种技术的完全重配置；通过选择不同的参数来调用不同子模块，实现802.16-2004与802.11a内部不同调制技术的局部重配置。该可重配置基带系统核心的FFT/IFFT。模块采用基4按频率抽取及Cordic算法，消除乘法运算，有利于FPGA实现；在802.16-2004系统中，选取了基于前导序列的符号同步算法，在FPGA中实现。最后使用开发软件、综合软件以及仿真软件分析了系统的性能并给出了系统的性能指标。
上传时间： 2013-05-19
上传用户：branblackson
随着GPS(Global Positioning System)技术的不断发展和成熟，其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加，应用领域越来越广。但由于定位过程中各种误差源的存在，单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度：①用高精度相位天线、差分技术等通过提高硬件成本获取高精度；②针对误差源用滤波算法从软件方面实现精度提高。两种方法中，后者相对于前者在满足精度要求的前提下节约成本，而且便于系统融合，是应用于GPS定位的系统中更有前景的方法。但由于在系统中实现定位滤波算法需要时间，传统CPU往往不能满足实时性的要求，而FPGA以其快速并行计算越来越受到青睐。 本文在FPGA平台上，根据“先时序后电路”的设计思想，由同步没计方法以及自顶向下和自下而上的混合设计方法实现系统的总体设计。从GPS-OEM板输出的定位信息的接收到定位结果的坐标变换，最终到kalman滤波递推计算减小定位误差，实现实时、快速、高精度的GPS定位信息采集处理系统，为GPS定位数据的处理方法做了新的尝试，为基于FPGA的GPS嵌入式系统的开发奠定了基础。具体工作如下： 基于FPGA设计了GPS定位数据的正确接收和显示，以及经纬度到平面坐标的投影变换。根掘GPS输出信息标准和格式，通过串口接收模块实现串口数掘的接收和经纬度信息提取，并通过LCD实时显示。在提取信息的同时将数据格式由ASCⅡ码转变为十进制整数型，实现利用移位和加法运算达到代替乘法运算的效果，从而减少资源的利用率。在坐标转换过程中，利用查找表的方法查找转化时需要的各个参数值，并将该参数先转为双精度浮点小数，再进行坐标转换。根据高斯转化公式的规律将公式简化成只涉及加法和乘法运算，以此简化公式运算量，达到节省资源的目的。 卡尔曼滤波器的实现。首先分析了影响定位精度的各种误差因素，将各种误差因素视为一阶马尔科夫过程的总误差，建立了系统状态方程、观测方程和滤波方程，并基于分散滤波的思想进行卡尔曼滤波设计，并通过Matlab进行仿真。结果表明，本文设计的卡尔曼滤波器收敛性好，定位精度高、估计误差小。在仿真基础上，实现基于FPGA的卡尔曼滤波计算。在满足实时性的基础上，通过IP核、模块的分时复用和树状结构节省资源，实现数据卡尔曼滤波，达到提高数据精度的效果。 设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438个逻辑资源，时钟频率达到100MHZ以上，满足实时性信号处理要求，在保证精度的前提下达到资源最优。Modelsim仿真验证了该设计的正确性。
上传时间： 2013-04-24
上传用户：二驱蚊器
线性卷积和线性相关的FFT算法：一 实验目的 1：掌握FFT基2时间（或基2频率）抽选法，理解其提高减少乘法运算次数提高运算速度的原理。 2：掌握FFT圆周卷积实现线性卷积的原理 二 实验内容及要求 1.对N=2048或4096点的离散时间信号x(n)，试用Matlab语言编程分别以DFT和FFT计算N个频率样值X(k), 比较两者所用时间的大小。 2.对N/2点长的x(n)和N/2点长的h(n)，试用Matlab语言编程实现以圆周卷积代替线性卷积，并比较圆周卷积法和直接计算线性卷积两者的运算速度。 三预做实验 1.FFT与DFT计算时间的比较 （1）FFT提高运算速度的原理 （2）实验数据与结论 2.圆周卷积代替线性卷积的有效性实验 （1）圆周卷积代替线性卷积的原理 （2）实验数据和结论 FFT提高运算速度的原理 FFT算法将长序列的DFT分解为短序列的DFT。N点的DFT先分解为2个N/2点的DFT，每个N/2点的DFT又分解为N/4点的DFT，等等。最小变换的点数即所谓的“基数”。因此，基数为2的FFT算法的最小变换（或称蝶型）是2点的DFT。一般地，对N点FFT，对应于N个输入样值，有N个频域样值与之对应。
上传时间： 2013-10-26
上传用户：erkuizhang
本书从应用的角度，详细地介绍了MCS-51单片机的硬件结构、指令系统、各种硬件接口设计、各种常用的数据运算和处理程序及接口驱动程序的设计以及MCS-51单片机应用系统的设计，并对MCS-51单片机应用系统设计中的抗干扰技术以及各种新器件也作了详细的介绍。本书突出了选取内容的实用性、典型性。书中的应用实例，大多来自科研工作及教学实践，且经过检验，内容丰富、翔实。 本书可作为工科院校的本科生、研究生、专科生学习MCS-51单片机课程的教材，也可供从事自动控制、智能仪器仪表、测试、机电一体化以及各类从事MCS-51单片机应用的工程技术人员参考。 第一章 单片微型计等机概述 1.1 单片机的历史及发展概况 1.2 单片机的发展趋势 1.3 单片机的应用 1.3.1 单片机的特点 1.3.2 单片机的应用范围 1.4 8位单片机的主要生产厂家和机型 1.5 MCS-51系列单片机 第二章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构 2.2 MCS-51的引脚 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 I/O口引脚 2.3 MCS-51单片机的中央处理器（CPU） 2.3.1 运算部件 2.3.2 控制部件 2.4 MCS-51存储器的结构 2.4.1 程序存储器 2.4.2 内部数据存储器 2.4.3 特殊功能寄存器（SFR） 2.4.4 位地址空间 2.4.5 外部数据存储器 2.5 I/O端口 2.5.1 I/O口的内部结构 2.5.2 I／O口的读操作 2.5.3 I／O口的写操作及负载能力 2.6 复位电路 2.6.1 复位时各寄存器的状态 2.6.2 复位电路 2.7 时钟电路 2.7.1 内部时钟方式 2.7.2 外部时钟方式 2.7.3 时钟信号的输出 第三章 MCS-51的指令系统 3.1 MCS-51指令系统的寻址方式 3.1.1 寄存器寻址 3.1.2 直接寻址 3.1.3 寄存器间接寻址 3.1.4 立即寻址 3.1.5 基址寄存器加变址寄存器间址寻址 3.2 MCS-51指令系统及一般说明 3.2.1 数据传送类指令 3.2.2 算术操作类指令 3.2.3 逻辑运算指令 3.2.4 控制转移类指令 3.2.5 位操作类指令 第四章 MCS-51的定时器/计数器 4.1 定时器／计数器的结构 4.1.1 工作方式控制寄存器TMOD 4.1.2 定时器／计数器控制寄存器TCON 4.2 定时器／计数器的四种工作方式 4.2.1 方式0 4.2.2 方式1 4.2.3 方式2 4.2.4 方式3 4.3 定时器／计数器对输入信号的要求 4.4 定时器／计数器编程和应用 4.4.1 方式o应用（1ms定时） 4.4.2 方式1应用 4.4.3 方式2计数方式 4.4.4 方式3的应用 4.4.5 定时器溢出同步问题 4.4.6 运行中读定时器／计数器 4.4.7 门控制位GATE的功能和使用方法（以T1为例） 第五章 MCS-51的串行口 5.1 串行口的结构 5.1.1 串行口控制寄存器SCON 5.1.2 特殊功能寄存器PCON 5.2 串行口的工作方式 5.2.1 方式0 5.2.2 方式1 5.2.3 方式2 5.2.4 方式3 5.3 多机通讯 5.4 波特率的制定方法 5.4.1 波特率的定义 5.4.2 定时器T1产生波特率的计算 5.5 串行口的编程和应用 5.5.1 串行口方式1应用编程（双机通讯） 5.5.2 串行口方式2应用编程 5.5.3 串行口方式3应用编程（双机通讯） 第六章 MCS-51的中断系统 6.1 中断请求源 6.2 中断控制 6.2.1 中断屏蔽 6.2.2 中断优先级优 6.3 中断的响应过程 6.4 外部中断的响应时间 6.5 外部中断的方式选择 6.5.1 电平触发方式 6.5.2 边沿触发方式 6.6 多外部中断源系统设计 6.6.1 定时器作为外部中断源的使用方法 6.6.2 中断和查询结合的方法 6.6.3 用优先权编码器扩展外部中断源 第七章 MCS-51单片机扩展存储器的设计 7.1 概述 7.1.1 只读存储器 7.1.2 可读写存储器 7.1.3 不挥发性读写存储器 7.1.4 特殊存储器 7.2 存储器扩展的基本方法 7.2.1 MCS-51单片机对存储器的控制 7.2.2 外扩存储器时应注意的问题 7.3 程序存储器EPROM的扩展 7.3.1 程序存储器的操作时序 7.3.2 常用的EPROM芯片 7.3.3 外部地址锁存器和地址译码器 7.3.4 典型EPROM扩展电路 7.4 静态数据存储的器扩展 7.4.1 外扩数据存储器的操作时序 7.4.2 常用的SRAM芯片 7.4.3 64K字节以内SRAM的扩展 7.4.4 超过64K字节SRAM扩展 7.5 不挥发性读写存储器扩展 7.5.1 EPROM扩展 7.5.2 SRAM掉电保护电路 7.6 特殊存储器扩展 7.6.1 双口RAMIDT7132的扩展 7.6.2 快擦写存储器的扩展 7.6.3 先进先出双端口RAM的扩展 第八章 MCS-51扩展I/O接口的设计 8.1 扩展概述 8.2 MCS-51单片机与可编程并行I／O芯片8255A的接口 8.2.1 8255A芯片介绍 8.2.2 8031单片机同8255A的接口 8.2.3 接口应用举例 8.3 MCS-51与可编程RAM/IO芯片8155H的接口 8.3.1 8155H芯片介绍 8.3.2 8031单片机与8155H的接口及应用 8.4 用MCS-51的串行口扩展并行口 8.4.1 扩展并行输入口 8.4.2 扩展并行输出口 8.5 用74LSTTL电路扩展并行I/O口 8.5.1 用74LS377扩展一个8位并行输出口 8.5.2 用74LS373扩展一个8位并行输入口 8.5.3 MCS-51单片机与总线驱动器的接口 8.6 MCS-51与8253的接口 8.6.1 逻辑结构与操作编址 8.6.2 8253工作方式和控制字定义 8.6.3 8253的工作方式与操作时序 8.6.4 8253的接口和编程实例 第九章 MCS-51与键盘、打印机的接口 9.1 LED显示器接口原理 9.1.1 LED显示器结构 9.1.2 显示器工作原理 9.2 键盘接口原理 9.2.1 键盘工作原理 9.2.2 单片机对非编码键盘的控制方式 9.3 键盘/显示器接口实例 9.3.1 利用8155H芯片实现键盘／显示器接口 9.3.2 利用8031的串行口实现键盘／显示器接口 9.3.3 利用专用键盘／显示器接口芯片8279实现键盘／显示器接口 9.4 MCS-51与液晶显示器（LCD）的接口 9.4.1 LCD的基本结构及工作原理 9.4.2 点阵式液晶显示控制器HD61830介绍 9.5 MCS-51与微型打印机的接口 9.5.1 MCS-51与TPμp－40A/16A微型打印机的接口 9.5.2 MCS-51与GP16微型打印机的接口 9.5.3 MCS-51与PP40绘图打印机的接口 9.6 MCS-51单片机与BCD码拨盘的接口设计 9.6.1 BCD码拨盘 9.6.2 BCD码拨盘与单片机的接口 9.6.3 拨盘输出程序 9.7 MCS-51单片机与CRT的接口 9.7.1 SCIBCRT接口板的主要特点及技术参数 9.7.2 SCIB接口板的工作原理 9.7.3 SCIB与MCS-51单片机的接口 9.7.4 SCIB的CRT显示软件设计方法 第十章 MCS-51与D/A、A/D的接口 10.1 有关DAC及ADC的性能指标和选择要点 10.1.1 性能指标 10.1.2 选择ABC和DAC的要点 10.2 MCS-51与DAC的接口 10.2.1 MCS-51与DAC0832的接口 10.2.2 MCS-51同DAC1020及DAC1220的接口 10.2.3 MCS-51同串行输入的DAC芯片AD7543的接口 10.3 MCS-51与ADC的接口 10.3.1 MCS-51与5G14433（双积分型）的接口 10.3.2 MCS-51与ICL7135（双积分型）的接口 10.3.3 MCS-51与ICL7109（双积分型）的接口 10.3.4 MCS-51与ADC0809（逐次逼近型）的接口 10.3.5 8031AD574（逐次逼近型）的接口 10.4 V/F转换器接口技术 10.4.1 V／F转换器实现A／D转换的方法 10.4.2 常用V／F转换器LMX31简介 10.4.3 V／F转换器与MCS-51单片机接口 10.4.4 LM331应用举例 第十一章 标准串行接口及应用 11.1 概述 11.2 串行通讯的接口标准 11.2.1 RS-232C接口 11.2.2 RS-422A接口 11.2.3 RS-485接口 11.2.4 各种串行接口性能比较 11.3 双机串行通讯技术 11.3.1 单片机双机通讯技术 11.3.2 PC机与8031单片机双机通讯技术 11.4 多机串行通讯技术 11.4.1 单片机多机通讯技术 11.4.2 IBM-PC机与单片机多机通讯技术 11.5 串行通讯中的波特率设置技术 11.5.1 IBM－PC/XT系统中波特率的产生 11.5.2 MCS-51单片机串行通讯波特率的确定 11.5.3 波特率相对误差范围的确定方法 11.5.4 SMOD位对波特率的影响 第十二章 MCS-51的功率接口 12.1 常用功率器件 12.1.1 晶闸管 12.1.2 固态继电器 12.1.3 功率晶体管 12.1.4 功率场效应晶体管 12.2 开关型功率接口 12.2.1 光电耦合器驱动接口 12.2.2 继电器型驱动接口 12.2.3 晶闸管及脉冲变压器驱动接口 第十三章 MCS-51单片机与日历的接口设计 13.1 概述 13.2 MCS-51单片机与实时日历时钟芯片MSM5832的接口设计 13.2.1 MSM5832性能及引脚说明 13.2.2 MSM5832时序分析 13.2.3 8031单片机与MSM5832的接口设计 13.3 MCS-51单片机与实时日历时钟芯片MC146818的接口设计 13.3.1 MC146818性能及引脚说明 13.3.2 MC146818芯片地址分配及各单元的编程 13.3.3 MC146818的中断 13.3.4 8031单片机与MC146818的接口电路设计 13.3.5 8031单片机与MC146818的接口软件设计 第十四章 MCS-51程序设计及实用子程序 14.1 查表程序设计 14.2 散转程序设计 14.2.1 使用转移指令表的散转程序 14.2.2 使用地地址偏移量表的散转程序 14.2.3 使用转向地址表的散转程序 14.2.4 利用RET指令实现的散转程序 14.3 循环程序设计 14.3.1 单循环 14.3.2 多重循环 14.4 定点数运算程序设计 14.4.1 定点数的表示方法 14.4.2 定点数加减运算 14.4.3 定点数乘法运算 14.4.4 定点数除法 14.5 浮点数运算程序设计 14.5.1 浮点数的表示 14.5.2 浮点数的加减法运算 14.5.3 浮点数乘除法运算 14.5.4 定点数与浮点数的转换 14.6 码制转换 ……
上传时间： 2013-11-06
上传用户：xuanjie
