搜索:串并变换
找到约 500 项符合「串并变换」的查询结果
结果 500
按分类筛选
- 全部
- 技术资料 (11014)
- 单片机开发 (3369)
- 串口编程 (1830)
- 其他 (1453)
- matlab例程 (824)
- 汇编语言 (674)
- 数学计算 (603)
- 嵌入式/单片机编程 (587)
- DSP编程 (549)
- Java编程 (545)
- VHDL/FPGA/Verilog (492)
- 数据结构 (477)
- 其他书籍 (449)
- 电源技术 (440)
- 微处理器开发 (434)
- Linux/Unix编程 (430)
- 单片机编程 (358)
- 软件设计/软件工程 (337)
- VC书籍 (337)
- 文章/文档 (308)
- 其他嵌入式/单片机内容 (307)
- 通讯/手机编程 (302)
- 学术论文 (248)
- 数值算法/人工智能 (247)
- Windows CE (243)
- 压缩解压 (227)
- Delphi控件源码 (227)
- 书籍源码 (224)
- 加密解密 (222)
- 人工智能/神经网络 (210)
- 系统设计方案 (205)
- 通讯编程文档 (203)
- 驱动编程 (194)
- 电子书籍 (192)
- 并行计算 (190)
- 编译器/解释器 (178)
- 技术书籍 (176)
- 操作系统开发 (171)
- 文件格式 (171)
- 嵌入式Linux (153)
- 电子书籍 (147)
- 其他行业 (137)
- Internet/网络编程 (136)
- 模拟电子 (119)
- 中间件编程 (114)
- uCOS (107)
- 多国语言处理 (101)
- 源码 (87)
- 手机短信编程 (83)
- 数据库系统 (82)
- GPS编程 (80)
- 网络 (74)
- 教程资料 (72)
- 并口编程 (71)
- USB编程 (70)
- 通信网络 (67)
- 工控技术 (65)
- 编辑器/阅读器 (63)
- 邮电通讯系统 (60)
- *行业应用 (58)
- 电子技术 (57)
- SQL Server (57)
- Applet (56)
- Java书籍 (56)
- VxWorks (56)
- C/C++语言编程 (53)
- 教育系统应用 (52)
- 软件 (52)
- 软件工程 (49)
- 接口技术 (46)
- Jsp/Servlet (44)
- 开发工具 (43)
- 实用工具 (43)
- 其他数据库 (42)
- FlashMX/Flex源码 (42)
- 交通/航空行业 (42)
- 技术管理 (41)
- 行业应用文档 (40)
- 行业发展研究 (40)
- 游戏 (37)
- JavaScript (37)
- J2ME (34)
- Modem编程 (32)
- 论文 (32)
- 单片机相关 (31)
- 可编程逻辑 (31)
- 书籍 (30)
- Symbian (28)
- 嵌入式综合 (27)
- 技术教程 (26)
- 电机控制 (26)
- Delphi/CppBuilder (25)
- 无线通信 (24)
- 传感与控制 (24)
- 磁盘编程 (24)
- 测试测量 (23)
- 开关电源 (22)
- 企业管理 (22)
- Oracle数据库 (21)
- 器件手册 (19)
https://www.eeworm.com/dl/534/315367.html
其他
对ofdm系统进行仿真,包括信源、信道、串并变换和并串变换
对ofdm系统进行仿真,包括信源、信道、串并变换和并串变换,FFT和IFFT变换等,以及对误码率的考虑。
https://www.eeworm.com/dl/960507.html
技术资料
串并型双管正激组合变换器
针对该双管正激组合变换器电感电流连续模式工作时, 由于参数不对称导致输入端电容不能均压, 须采用专门电压控制闭环来保证输入端电容均压, 因而增加系统的控制复杂程度和降低了系统的可靠性
https://www.eeworm.com/dl/663/408518.html
VHDL/FPGA/Verilog
自己编写的串并变换的fpga程序
自己编写的串并变换的fpga程序,使用verilog语言
https://www.eeworm.com/dl/663/408519.html
VHDL/FPGA/Verilog
自己编写的并串变换的fpga程序
自己编写的并串变换的fpga程序,使用verilog语言
https://www.eeworm.com/dl/663/161737.html
VHDL/FPGA/Verilog
用VHDL编写的并串转换和串并转换实例
用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍
https://www.eeworm.com/dl/663/444544.html
VHDL/FPGA/Verilog
串并转换功能
串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考