深圳业展电子 采样电阻
上传时间： 2013-06-15
上传用户：eeworm
基才DSP、DDS和ARM的雷达中频信号模拟器设计与实现
上传时间： 2013-06-03
上传用户：eeworm
专辑类----元器件样本专辑 深圳业展电子-采样电阻-2.8M.rar
上传时间： 2013-06-19
上传用户：yezhihao
采用软件校正的TMS320f2812内置ADC采样值方案
上传时间： 2013-08-02
上传用户：wang5829
随着焊接技术、控制技术以及计算机信息技术的发展，对于数字化焊机系统的研究已经成为热点，本文开展了对数字化IGBT逆变焊机控制系统的研究工作，设计了数字化逆变焊机的主电路和控制系统的硬件部分。 本文首先介绍了“数字化焊机”的概念，分析了数字化焊机较传统的焊机的优势，然后结合当前数字化焊机的国内外发展形势，针对数字信号处理技术的特点，阐明了进行本课题研究的必要性和研究内容。文章随后列出了整个数字化逆变焊机的设计思路和方案，简要介绍了数字信号处理器(DSP-Digital SignalProcessing)的特点，较为详细地解释了以DSP为核心的控制系统设计过程。根据弧焊电源控制的要求，选择了控制器的DSP型号。 逆变焊机的主电路采用输出功率较大的IGBT全桥式逆变结构(逆变频率20KHz)，由输入整流滤波电路、逆变电路、中频变压器、输出整流电路和输出直流电抗器组成。文中简略介绍了主电路的设计要点及元件的选型和参数的计算，并对所设计的主电路进行了Matlab计算机仿真研究。 在控制系统的设计中，采用TI(美国德州仪器)公司的DSP(TMS320LF2407)芯片作为CPU，由于其速度快(40MHz)、精度高(16bits)等特点，为弧焊逆变器控制系统真正实现数字化提供了条件。在DSP最小系统、电压电流采样调理模块、保护模块、键盘与显示模块等主要模块的作用下对整个焊接电源进行了实时的闭环控制与焊接过程的实时监控。控制电路采用脉宽调制方式(PWM)进行输出控制，即：控制IGBT的导通时间来实现焊机输出功率与输出特性的控制。设计了专门的“分频电路”，DSP输出的控制脉冲经过“分频电路”分成两路后，再经IGBT专用驱动模块M57959L，进行功率放大后，触发IGBT。DSP对输出电流和电弧电压进行实时采样，采用离散的PI控制算法计算后，输出相应的控制量来实时调节IGBT驱动脉冲的脉宽，进而调制输出电流，达到控制焊机输出的目的。 经过实验，得到了相应的输出电压电流波形、PWM波形和IGBT门极驱动的实验波形，该控制系统基本符合逆变焊机的工作要求。 最后，在对本文做简要总结的基础上，对于本逆变焊机的进一步完善工作提出了建议，为数字化焊机控制系统今后更加深入的研究奠定了良好的基础。
上传时间： 2013-08-01
上传用户：x4587
本课题是针对陕西美泰电气有限公司的一个开发研究项目。在国内,中频大功率感应加热电源虽然有许多研究,但是在控制方式上与选取的功率元件上却有不同,特别是针对DSP控制与选取IGBT作为功率元件的相关文献较少。数字化控制将是一种趋势,而IGBT控制灵活,驱动简单,从而将逐步取代晶闸管,GTO等元件。 本课题主要以并联谐振型感应加热电源为研究对象,采用了IGBT为功率开关元件的主电路,比较了直流调功和逆变调功的优缺点,最终选择了三相全控晶闸管整流的调功方式,同时也描述了重叠时间对逆变器的影响。计算分析了整流侧和逆变侧的必要参数以及并联谐振槽路的参数,本文在MATLAB/Simulink环境下建立了10kHz/500kW并联谐振型感应加热系统的仿真模型,对整流调功、锁相环频率跟踪、逆变器的启动等仿真波形进行了重点分析并得出结论。在此理论基础上,设计了基于DSPTMS320F2812 10kHz/500kW感应加热电源的控制器,其中重点研究了闭环调功控制系统、锁相环频率跟踪系统、重叠时间、整流侧晶闸管脉冲触发产生和相序判断以及逆变器启动的全数字化控制。同时,设计了过压过流保护电路以及外围采样电路、检测电路,特别是过压保护,本文给出了一种箝位思想并对此思想进行了仿真证明了其正确性和可行性,以便使电源和IGBT更安全的工作。最后,对本文所提出的控制方案进行实验验证,证明了本文理论计算分析的正确性和控制方案的可行性。
上传时间： 2013-06-09
上传用户：czh415
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-07-07
上传用户：林鱼2016
基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量、音频转换、汽车电子等领域有着广泛的应用价值。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本设计综合大量文献中的经验原则和方法,首先阐述了∑-△调制器的一般原理,并讨论了一般结构调制器的设计过程,然后描述了稳定的高阶高精度调制器的设计流程。根据市场需求,设定了整个设计方案的性能指标,并据此设计了达到16bit精度和满量程输入范围的三阶128倍过采样调制器。 本设计采用∑-△结构,根据系统要求设计了量化器位数、调制器过采样比和阶数。在分析高阶单环路调制器稳定性的基础上,成功设计了六位量化三阶单环路调制器结构。在16比特的输入信号下,达到了90dB左右的信噪比。该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。 本设计可作为IP核广泛地在其他系统中进行复用,具有很强的应用性和一定的创新性。
上传时间： 2013-07-10
上传用户：chuandalong
