计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码 计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码... 📅 2015-10-08 👤 q123321 vhdl 数模 计费器 模块
《分频器设计》绝对好用的EDA实验程序!已经通过测试。VHDL语言编写 《分频器设计》绝对好用的EDA实验程序!已经通过测试。VHDL语言编写... 📅 2013-11-29 👤 star_in_rain VHDL EDA 分频器 实验
全数字调制解调器设计的matlab程序 有CIC FIR等滤波器 全数字调制解调器设计的matlab程序 有CIC FIR等滤波器... 📅 2015-10-27 👤 yimoney matlab CIC FIR 全数字
基于fpga的JPEG编解码器设计 基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。... 📅 2015-10-28 👤 fnhhs fpga JPEG 编解码器