摘要: 本文介绍了L ED 显示屏常规型驱动电路的设计方式及其存在的缺陷, 提出了简单的L ED 显示屏恒流驱动方式及电路的实现。关键词:L ED 显示屏 动态扫描 驱动电路中图分类号: TN 873+ . 93 文献标识码:A 文章编号: 1005- 9490(2001) 03- 0252- 051 引 言 L ED 显示屏是80 年代后期在全球迅速发展起来的新型信息显示媒体, 它利用发光二极管构成的点阵模块或像素单元, 组成大面积显示屏幕, 以其可靠性高、使用寿命、环境适应能力强、性能价格比高、使用成本低等特点, 在信息显示领域已经得到了非常广泛的应用[ 1 ]。L ED 显示屏主要包括发光二极管构成的阵列、驱动电路、控制系统及传输接口和相应的应用软件等, 其中驱动电路设计的好坏, 对L ED 显示屏的显示效果、制作成本及系统的运行性能起着很重要的作用。所以, 设计一种既能满足控制驱动的要求, 同时使用器件少、成本低的控制驱动电路是很有必要的。本文就常规型驱动电路的设计作些分析并提出恒流驱动电路的设计方式。2 L ED 显示屏常规驱动电路的设计 L ED 显示屏驱动电路的设计, 与所用控制系统相配合, 通常分为动态扫描型驱动及静态锁存型驱动二大类。以下就动态扫描型驱动电路的设计为例为进行分析:动态扫描型驱动方式是指显示屏上的4 行、8 行、16 行等n 行发光二极管共用一组列驱动寄存器, 通过行驱动管的分时工作, 使得每行L ED 的点亮时间占总时间的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的视觉暂留效应, 人们就可以看到一幅完整的文字或画面[ 2 ]。常规型驱动电路的设计一般是用串入并出的通用集成电路芯片如74HC595 或MC14094 等作为列数据锁存, 以8050 等小功率N PN 三极管为列驱动, 而以达林顿三极管如T IP127 等作为行扫描管, 其电路如图1 所示。
上传时间： 2014-02-19
上传用户：lingzhichao
自制89C51单片机实验电路板 学习单片机离不开实验，以往单片机的实验往往依赖于仿真机和单片机学习系统，价格昂贵，初学者很难配备。近年来，随着FLASH型单片机的广泛应用，采用软件模拟加写片验证成为一种经济实用的实验方法，以AT89C51单片机为例，其价格不足￥10RMB，而擦、写次数可以有1000次，一块芯片即可做上千次的实验。目前，流行的单片机开发软件Keil可以免费获得用于学习的EVAL版；编程器价格并不昂贵，专门用于写89C51类芯片的编程器价格更低廉（不足百元），而且编程器也是以后开发单片机所必备的工具；相比之下，用于实验的电路板制作比较麻烦，用万用板搭接，只能做些很简单的电路，稍复杂的电路一般要用到双面板，而业余条件下是很难自制双面板的，而且实验电路板主要是用于学习，学完了，也就没有什么使用价值了，所以很多人希望能够廉价地获得。作者在多年单片机教学（包括从事网络教学）的基础上，开发了一块有较多功能但使用单面板的单片机实验板，适于业余爱好者自制。这块实验板采用89C51为主芯片，板上安装了5位数码管，8个发光二极管，四个按钮开关，一个简单的音响电路，一个用于计数实验的振荡器，At24CXXX类芯片插座，X5045芯片插座，RS232串行接口等。使用这块实验板可以进行流水灯、人机界面程序设计、音响、中断、计数器等基本编程练习，还可以学习I2C接口芯片使用、SPI接口芯片使用、与PC机进行串行通讯等目前较为流行的技术。图1是该实验板的电路原理图，从图中可以看出，该实验板由若干块集成电路和一些阻容元件等组成，下面我们就分别介绍。1、发光二极管接口主芯片（U1）的P1端口接了8个发光二极管，这些发光二极管的负极接到P1端口各引脚，而正极则通过一个排电阻（标号为JP4，阻值为470殴）接到正电源端，这样，这些发光二极管亮的条件就U1的P1口相引的引脚为低电平，即如果P1口某引脚输出为0，相应的灯亮，如果输出为1，相应的灯灭。例：MOV P1，#0FH该行程序将使发光二极管L1-L4熄灭，而L5-L8点亮。2、数码管接口U1的P0口和P2口的部份引脚构成了5位LED数码管驱动电路，这里LED数码管采用了共阳型，共阳型数码管的笔段（即对应abcdefgh）引脚是二极管的负极，所有二极管的正极连在一起，构成公共端，即片选端，对于这种数码管的驱动，要求在片选端提供电流，为此，使用了PNP型三极管作为片选端的驱动，共使用5只三极管，所有三极管的发射极连在一起，接到正电源端，它们的基极则分别连到P2.0⋯P2.4，这样，当P2.0⋯P2.4中某引脚输出是高电平时，三极管不导通，不能给相应位的数码管供电，该位数码管的所有笔段都不亮，反之，如果某引脚是低电平时，三极管导通，可以给相应的数码管供电，该位数码管是否点亮，点亮哪些笔段，取决于这些笔段引脚是高或低电平。从图图1 共阳型数LED显示器.....
上传时间： 2013-11-14
上传用户：dingdingcandy
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
个人第一个作品——纪念这连日来奋战后的挫败
上传时间： 2013-10-25
上传用户：钓鳌牧马
电动车磁控开关,霍尔传感器,磁敏三极管,霍尔开关 渔具用磁控三极管,磁感应开关,霍尔效应传感器 磁敏三极管 霍尔元件 提供选型指导 单极性霍尔开关
上传时间： 2013-10-16
上传用户：angle
工作原理 该装置电路原理见图1。由红外线传感器、信号放大电路、电压比较器、延时电路和音响报警电路等组成。红外线探测传感器IC1探测到前方人体辐射出的红外线信号时，由IC1的②脚输出微弱的电信号，经三极管VT1等组成第一级放大电路放大，再通过C2输入到运算放大器IC2中进行高增益、低噪声放大，此时由 IC2①脚输出的信号已足够强。IC3作电压比较器，它的第⑤脚由R10、VD1提供基准电压，当IC2①脚输出的信号电压到达IC3的⑥脚时，两个输入端的电压进行比较， 此时IC3的⑦脚由原来的高电平变为低电平。IC4为报警延时电路，R14和C6组成延时电路，其时间约为1分钟。当IC3的⑦脚变为低电平时，C6通过VD2放电，此时IC4的②脚变为低电平它与IC4的③脚基准电压进行比较，当它低于其基准电压时，IC4的①脚变为高电平，VT2 导通，讯响器BL通电发出报警声。人体的红外线信号消失后，IC3的⑦脚又恢复高电平输出，此时VD2截止。由于C6两端的电压不能突变， 故通过R14向 C6缓慢充电，当C6两端的电压高于其基准电压时，IC4的①脚才变为低电平，时间约为1分钟，即持续1分钟报警。
上传时间： 2013-12-19
上传用户：Breathe0125
SYNC 引脚可以用来输出一个同步信号（synchronization signal），也可以在应用使来控制一个LED 灯的输出状态。：SYNC 端通过一个三极管或门电路来控制LED。
上传时间： 2013-11-11
上传用户：maizezhen
很实用的工具书
上传时间： 2014-12-31
上传用户：不懂夜的黑
很实用的工具书
上传时间： 2013-11-20
上传用户：yiwen213
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
