📚 三总线设计技术资料

📦 资源总数：54355
💻 源代码：77768

🔥 三总线设计热门资料

查看全部54355个资源 »

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与...

📅 👤 mhp0114
Verilog MOSIN6 HDL Ver

文章给出一种用三片TMS320C50构成,基于PC机的多DSP系统,该系统既能适应并行信号处理,又能适应流水信号处理。介绍了数据采集电路,DSP器件间的数据通信设计,以及DSP器件与PC机的接口电路,最后给出两种具体应用实例。...

📅 👤 huannan88
DSP 320C TMS 320

💻 三总线设计源代码

查看更多 »
💻
bus_design.txt
💻
电子工程师必备手册(三)—汽车总线设计及测试宝典.pdf
💻
设计说明书.txt
💻
proengineer常见应用问题解答.txt
💻
单片机总线设计法全攻略.pdf
💻
10电子班 57 王怀鹏 实验三 计数器设计.doc
📂 三总线设计资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 54355 个资源