代码搜索：vhdl
找到约 10,000 项符合「vhdl」的源代码
代码结果 10,000
www.eeworm.com/read/32453/1034418
100vhdl+
www.eeworm.com/read/32453/1034419
100vhdl+
www.eeworm.com/read/32453/1034420
100vhdl+
www.eeworm.com/read/32453/1034421
100vhdl+
www.eeworm.com/read/32453/1034422
100vhdl+
www.eeworm.com/read/32453/1034423
100vhdl+
www.eeworm.com/read/32453/1034424
100vhdl+
--以下是部件声明的包
--部件mem_sequence,mem_string，以及协处理器分别在以下的包pkg_components中进行了说明
--每一个内存块中包括一个局部控制器，该局部控制器管理一个双向端口的RAM
--其中26-36行是mem_sequence的
--73-83行是mem_string的
--实际上每一个双端RAM都将其自己封装为真正的RAM部件
LIBR
www.eeworm.com/read/32453/1034425
100vhdl+
--LIBRARY synergy;
-- USE synergy.signed_arith.all;
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
-- USE ieee.std_logic_signed.all;
-- USE synergy.signed_arit
www.eeworm.com/read/32453/1034426
100vhdl+
--这是子类型和部件声明的包
--用于区分向量类型的不同宽度
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
PACKAGE pkg_types IS
SUBTYPE bit1 IS std_ulogic;
SUBTYPE bit
www.eeworm.com/read/39074/1119629
vhd vhdl.vhd
-- generated by newgenasym Thu Apr 30 11:30:12 2009
library ieee;
use ieee.std_logic_1164.all;
use work.all;
entity \74ls256\ is
port (
A: IN STD_LOGIC_VECTOR (8 DOWNTO 0