代码搜索：pulse_sequence
找到约 31 项符合「pulse_sequence」的源代码
代码结果 31
www.eeworm.com/read/381044/9113642
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/374530/9400069
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/349548/10819524
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/460213/7255551
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/299942/7819502
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/402018/11543977
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/211745/15174615
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/248277/12586353
txt readme.txt
fifo.vhd 512×8bid的FIFO
dds_dds_rom.vhd 创建LPM_ROM
Dds_dds.vhd DDS的VHDL描述
voltage2.gdf顶层设计--ad.vhd A/D控制
--code.vhd A/D近似算法
--division1.vhd 分频器
w
www.eeworm.com/read/381044/9113801
vhd pulse_sequence.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity pulse_sequence is
port (
res:in std_logic; --定义复位信号
in1:in std_logic; --定
www.eeworm.com/read/374530/9400204
vhd pulse_sequence.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity pulse_sequence is
port (
res:in std_logic; --定义复位信号
in1:in std_logic; --定