代码搜索:dataIn

找到约 2,888 项符合「dataIn」的源代码

代码结果 2,888
www.eeworm.com/read/254304/12148023

hier_info delay.hier_info

|delay Din[0] => Din[0]~7.IN1 Din[1] => Din[1]~6.IN1 Din[2] => Din[2]~5.IN1 Din[3] => Din[3]~4.IN1 Din[4] => Din[4]~3.IN1 Din[5] => Din[5]~2.IN1 Din[6] => Din[6]~1.IN1 Din[7] => Din[7]~0.IN1
www.eeworm.com/read/339151/12254903

c viterbi_turbo2.c

/*****************************************************************************/ /* FIle Name : viterbi_turbo2.c */ /* Description : WiMax FEC Viterbi Dec
www.eeworm.com/read/339151/12254916

c ctc_decoder.c

/*****************************************************************************/ /* FIle Name : ctc_decoder.c */ /* Description : WiMax OFDM FEC CTC De
www.eeworm.com/read/228935/14357346

c viterbi_turbo2.c

/*****************************************************************************/ /* FIle Name : viterbi_turbo2.c */ /* Description : WiMax FEC Viterbi Dec
www.eeworm.com/read/228935/14357350

c ctc_decoder.c

/*****************************************************************************/ /* FIle Name : ctc_decoder.c */ /* Description : WiMax OFDM FEC CTC De
www.eeworm.com/read/223528/14636603

asm bf533_ez-kit_omnivision_config.asm

/******************************************************************************/ // // Name: BF533 EZ-KIT video ITU-656 receive mode (8bit) for the Omnivision chip OV6630 // /*********************
www.eeworm.com/read/223128/14655218

htm defeqns.htm

Equations
www.eeworm.com/read/217789/14951404

vhd dalia.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity dali is port( IRQ,rst,clk_main,data_in,lamp_failure : in std_logic; t
www.eeworm.com/read/215072/15075676

txt tlv1544.txt

TLV1544与TMS320VC5402通过串行口连接,此时,A/D转换芯片作为从设备,DSP提供帧同步和输入/输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时, 为高电平(芯片处于非激活状态),DATA IN和I/OCLK无效,DATAOUT处于高阻状态。当串行接口使CS变低(激活),芯片开始工作,I/OCLK和<mark>DATAIN</mark>能使DATA OUT不再处 ...
www.eeworm.com/read/211745/15174699

vhd sn7448.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity sn7448 is port(lt,rbi:std_logic; datain:in std_logic_vector(3 downto 0); rbo_b