代码搜索结果
找到约 10,000 项符合
VHDL 的代码
100vhdl+
--以下是部件声明的包
--部件mem_sequence,mem_string，以及协处理器分别在以下的包pkg_components中进行了说明
--每一个内存块中包括一个局部控制器，该局部控制器管理一个双向端口的RAM
--其中26-36行是mem_sequence的
--73-83行是mem_string的
--实际上每一个双端RAM都将其自己封装为真正的RAM部件
LIBR
100vhdl+
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
use ieee.std_logic_arith.all;
-- USE ieee.std_logic_unsigned.ALL;
USE work.pkg_types.ALL;
USE work.pkg_components.ALL;
ENTITY mem_sequence
100vhdl+
--这是子类型和部件声明的包
--用于区分向量类型的不同宽度
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
PACKAGE pkg_types IS
SUBTYPE bit1 IS std_ulogic;
SUBTYPE bit
100vhdl+
entity decoder is
port( I0 : in Bit;
I1 : in Bit;
O0 : out Bit;
O1 : out Bit;
O2 : out Bit;
O3 : out Bit);
end entity;
architecture decoder_archi of decoder is
signal
100vhdl+
--Page :291,292
--Objective :Transport driver preemption
--Filename :test_113.vhd
--Author :Joseph Pick
entity Test_113 is
end Test_113;
architecture Behave
100vhdl+
--------------------------------------------------------------------------------
--
-- AMD 2910 Benchmark (Functional blocks) (Algorithmic Behaviour of Funct blocks)
--
-- Source: AMD data book
100vhdl+
--***************************************************************************
-- VHDL BIT_VECTOR Operations for MVL7 type
--