代码搜索结果

--**VHDL************************************************************* -- -- SRC-MODULE : PREFETCH -- NAME : prefetch.vhdl -- VERSION : 1.0 -- -- PURPOSE : Architecture of PREFETCH b

请注意: 在本书的光盘中,没有提供此例的源描述,本例的源描述框架请 参考的原书,如果您需要有关NPS的详细 资料,请与北京理工大学ASIC研究所联系. 联系方法:010-68912434

vhdl work "yibutongxin.vhd"

Release 7.1i - netgen H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. Command Line: netgen -rpw 100 -ar Structure -xon true -w -ofmt vhdl -sim pn.nga pn_timesim.vhd Reading design

Release 7.1i - netgen H.38 Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved. Command Line: netgen -rpw 100 -ar Structure -xon true -w -ofmt vhdl -sim pn.nga pn_timesim.vhd Reading design

[Verilog.User Templates] type=folder [VHDL.User Templates] type=folder [ABEL.User Templates] type=folder

vhdl work "pn.vhd"

pn.vhdsim_par -- generated only for ProjNav status tracking Simulation Model Target: ModelSim SE (VHDL)

vhdl work light.vhd

测试向量（Test Bench）和波形产生：<mark>VHDL</mark>实例---8bit采样sine波形发生器.txt 测试向量（Test Bench）和波形产生：<mark>VHDL</mark>实例---波形发生器（含test beach）.txt 测试向量（Test Bench）和波形产生：<mark>VHDL</mark>实例---加法器源程序.txt 测试向量（Test Bench）和波形产生：<mark>VHDL</mark>实例---经典双进程状态机（含test beac ...