代码搜索结果

#add_file options add_file -vhdl "C:/Libero/Synplify/Synplify_81A/lib/proasic/proasicplus.vhd" add_file -vhdl "C:/Actelprj/connect20090223/hdl/fifo_r.vhd" add_file -vhdl "C:/Actelprj/connect2009022

F:/U盘备份/新建文件夹/vhdl/秒表/秒表1/watch.vwf 0 175170 463 93116 0

Microsoft Developer Studio Workspace File, Format Version 6.00 # WARNING: DO NOT EDIT OR DELETE THIS WORKSPACE FILE! ###############################################################################

注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化

[General Information] 书名=VHDL与FPGA设计 作者= 页数=317 SS号=11086666 出版日期=

让UltraEdit显示出VHDL的语法关键字 Introduction Step 1： 修改wordfile.txt 在C:\Program Files\UltraEdit-32\wordfile.txt加入以下 /L15"VHDL" Line Comment = -- Nocase String Chars =?" File Extensions = VHD VHO /Delimi

vhdl work costest.vhd

[Verilog.User Templates] type=folder [VHDL.User Templates] type=folder [ABEL.User Templates] type=folder

vhdl work cosfunc.vhd vhdl work costest.vhd vhdl work PCK_S2V.vhd vhdl work LMS.vhd

# Reading D:/Modeltech_5.5c/win32/../tcl/vsim/pref.tcl # OpenFile F:/notebook/EDA/技术资料/fft16（16点FFT源代码）/vhdl/fft16.vhd