代码搜索结果

--**VHDL************************************************************* -- -- SRC-MODULE : PREFETCH -- NAME : prefetch.vhdl -- VERSION : 1.0 -- -- PURPOSE : Architecture of PREFETCH b

请注意: 在本书的光盘中,没有提供此例的源描述,本例的源描述框架请 参考的原书,如果您需要有关NPS的详细 资料,请与北京理工大学ASIC研究所联系. 联系方法:010-68912434

第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位，到1小时59分59秒时，全部清零。同时，开关K1可以在两小时内暂停秒钟计时模块，分钟计时模块和小时计时模块。各模块的<mark>VHDL</mark>语言描 ...

[Verilog.User Templates] type=folder [VHDL.User Templates] type=folder [ABEL.User Templates] type=folder

vhdl work my_sram.vhd

vhdl work sram2.vhd

AVR_Core/VHDL

D/Converters//// D/Doc//// D/VHDL////

# Xilinx CORE Generator 6.1i # Username = Administrador # COREGenPath = C:\Winapp\Xilinx\coregen # ProjectPath = E:\VHDL\PFCarrera\FPGA\Coregen # ExpandedProjectPath = E:\VHDL\PFCarrera\FPGA\Coreg

# Xilinx CORE Generator 6.1i # Username = Administrador # COREGenPath = C:\Winapp\Xilinx\coregen # ProjectPath = E:\VHDL\PFCarrera\FPGA\Coregen # ExpandedProjectPath = E:\VHDL\PFCarrera\FPGA\Coreg