代码搜索：VHDL

找到约 10,000 项符合「VHDL」的源代码

代码结果 10,000
热门代码： main.c GPIO I2C SPI UART timer interrupt ADC PWM LED
www.eeworm.com/read/336737/12418409

doc 8.3 lcd控制vhdl程序与仿真.doc

·
www.eeworm.com/read/336737/12418413

doc 8.12 mask调制vhdl程序及仿真.doc

·
www.eeworm.com/read/132211/14104978

ppt 第5次 vhdl设计初步（二）.ppt

·
www.eeworm.com/read/229506/14333736

txt vhdl语言的uart串行接口程序.txt

VHDL语言的UART串行接口芯片设计程序清单 附录1 数据接收据器的VHDL语言描述清单 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; use ieee.std_logic_signed.all; ENT
·
www.eeworm.com/read/122516/14686744

doc vhdl作业－张晓峰036099149.doc

·
www.eeworm.com/read/221649/14730892

sci iis_vhdl.sld_design_entry_dsc.sci

·
www.eeworm.com/read/220307/14843473

prj i2c_master_top_vhdl.prj

·
www.eeworm.com/read/208820/15235935

pdf sdram控制器的vhdl实现.pdf

·
www.eeworm.com/read/207341/15274659

txt vhdl-3分频电路.txt

用<mark>VHDL</mark>语言实现3分频电路 众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另 ...
·
www.eeworm.com/read/7884/139417

doc 8.3 lcd控制vhdl程序与仿真.doc

·