代码搜索结果
找到约 10,000 项符合
UART 的代码
uart0.opl
-g
-AL 2
-ro ROM=0xFE0000/0xFFFFFF
-ra RAM=0x000100/0x0018FF
-sc CONST/Const/WORD=0xFF4000
-check_rora
-check_locate
-rg 0
-m "E:\富士通\例子\富士通例程\Uart0\LST\Uart0.mp1"
-pl 60
-pw 132
-alin "E:\
uart0.prj
[Version]
DLLVer=02.3005.00.3
PRJVer=1
[PRJKIND]
mode=1
[CPUTYPE]
CpuSerise=907
[DirInfo]
PRJ=D:\工作区\单位\富士通\例子\富士通例程\Uart0\
[PrjInfo]
Count=1
PrjInfo-0=Debug
Active=Debug
[MEMBE
uart0.c
#include "uart0.h"
#include "mcu.h"
/*
*************************************************************************************************************
*
*
uart_core.vhd
-- 库声明
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use WORK.UART_PACKAGE.all;
entity uart_core is
generic (
-- 数据位个数
DATA_BIT : integer := 8;
-- 总数据个数
TOTAL_BIT : integer := 10;
-- 奇偶
uart_top.jhd
MODULE uart_top
SUBMODULE baudrate_generator
SUBMODULE counter
SUBMODULE detector
SUBMODULE parity_verifier
SUBMODULE shift_register
SUBMODULE switch
SUBMODULE switch_bus
uart_package.vhd
-- 库声明
library IEEE;
use IEEE.STD_LOGIC_1164.all;
-- 包声明
PACKAGE UART_PACKAGE IS
-- 信号监测器状态
type dt_state is
(
dt_unlock, -- 未锁定状态
dt_lock -- 锁定状态
);
-- UART状态
type UART_
uart_top.vhd
library IEEE;
use IEEE.std_logic_1164.all;
use WORK.UART_PACKAGE.all;
entity uart_top is
generic(
-- 数据位个数
DATA_BIT : integer := 8;
-- 总数据个数
TOTAL_BIT : integer := 10;
-- 奇偶校验规
uart_core.jhd
MODULE uart_core
uart0.h
/****************************************Copyright (c)**************************************************
** 广州周立功单片机发展有限公司
** 研 究
uart0.c
/****************************************Copyright (c)**************************************************
** 广州周立功单片机发展有限公司
** 研 究