代码搜索结果

PROTEL相关疑问 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入<mark>pcb</mark>：生成netlist时 ...

由Protel2004产生的Gerber文件各层扩展名与PCB原来各层对应关系表: Layer : File extension ------------------------- 顶层Top (copper) Layer : .GTL 底层Bottom (copper) Layer : .GBL 中间信号层Mid Layer 1, 2, ... , 30 : .G1, .G

--------------------------------------------------- <mark>PCB</mark>设计流程（新手必读）[原著] <mark>PCB</mark>设计流程（新手必读） 作者：转贴 一般<mark>PCB</mark>基本设计流程如下：前期准备-><mark>PCB</mark>结构设计-><mark>PCB</mark>布局->布线->布线优化和丝印-> 网络和DRC检查和结构检查->制 版。 第一：前期准备。这包括准备元件库和原理图。“工欲 ...

PCB 0 1996/03/04-17:57 PCB

SolidWorks IGES FILE using analytic representation for surfaces S 1 1H,,1H;,30H(D0010026A)Layout, PCB, Mother,132HC:\Documents and Settings\G 1 sgcampbell\My Documents\Sen-S Vertic