代码搜索结果

m255 13 cModel Technology dH:\电子\FPGA\技术资料\VHDL\100vhdl例子\1_ADDER

m255 13 cModel Technology dH:\FPGA\技术资料\VHDL\VHDL完整代码-----CA码发生器

“MUSIC”目录"敖包相会"乐曲演奏示例使用说明 1、打开GW48-CK系统的电源； 2、下载MUSIC中的SONGER.SOF，到FPGA中； 3、用模式键选模式“1”，再按一次右侧的复位键； 4、使CLOCK9进入12MHz频率，以便控制音乐的音调； 5、使CLOCK2进入4Hz频率，以便控制音乐的节拍；

# Xilinx CORE Generator 6.1i # User = 刘韬 Initializing default project... Loading plug-ins... All runtime messages will be recorded in E:\刘韬\MY_WORK\FPGA\程序\I2C\coregen.log # busformat=BusFormatAn

本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 <mark>FPGA</mark> 程序. DDS的工作原理,请参阅有关资料,本 ...

本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 <mark>FPGA</mark> 程序. DDS的工作原理,请参阅有关资料,本 ...

m255 cModel Technology de:\fpga\clkgen vclkgen Ikl:Ehn>L_z]@ddz:UM5^J3 Vm`kXK9cjiEN=??KfM;lOO2 dE:\fpga\clkgen w1179497926 Fclkgen.v L0 1 OE;L;5.7c;17 r1 31 vglbl I;3bdO6U;R_i?oXm0zZ=6m3 V]6_PH00iDgcD

-proj e:\fpga\clkgen -t wave.tbw -source clkgen.v -entity clkgen -ipcport 2433

# Xilinx CORE Generator 6.2.03i # User = ww & dd Initializing default project... Loading plug-ins... All runtime messages will be recorded in E:\fpga\clkgen\coregen.log # busformat=BusFormatAngle

摘要： 介绍了基于<mark>FPGA</mark>的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件<mark>FPGA</mark>的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅 ...