代码搜索结果

支持 : 提供 原理图 ,<mark>FPGA</mark>源程序,主模式数据传输例子,从模式数据传输例子,vc源程序,驱动,DES算法, QUARTURS6.0破解,下载线(支持JTAG和配置芯片烧写)以及技术支持。本卡性能稳定美观大方属于拿来就 可以当产品用的开发板,十分容易进行二次开发. 本卡经过公司测试人员的测试（因为是整个项目的其中的一部分）可以保证性能的稳定性。 付款方式：中 ...

vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_utils_v9_1\prims_constants_v9_1.vhd" vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_ut

xst -ise "E:/FPGA/FPGA_Prog/study_FFTcore/study_FFTcore.ise" -intstyle ise -ifn fft_fun.xst -ofn fft_fun.syr xst -ise "E:/FPGA/FPGA_Prog/study_FFTcore/study_FFTcore.ise" -intstyle ise -ifn fft_fun.xs

vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_utils_v9_1\prims_constants_v9_1.vhd" vhdl baseblox_utils_v9_1 "E:\FPGA\FPGA_Prog\study_FFTcore\tmp\_cg\_bbx\baseblox_ut

正弦波发生器(05年电子竞赛试题) 2007年04月17日 下午 08:31 曾立 丁运 本系统以51单片机及<mark>FPGA</mark>为控制核心，由正弦信号发生模块、功率放大模块、调幅（AM）、调频（FM）模块、数字键控（ASK，PSK）模块以及测试信号发生模块组成。采用数控的方法控制DDS芯片AD9851产生5Hz－20MHz正弦信号，经滤波、放大和功放模块放大至6v并具有一定的驱动能力。测试信号发生模块 ...

/**************************************************************************************************** * 文 件 名： fpga.cpp * 说 明： * (1) FPGA将被存放在FLASH，具体位置由FLASH_SYSTEM_FLAG决定，在Loader程序中被烧入，

# Xilinx CORE Generator 6.1i # User = 刘韬 Initializing default project... Loading plug-ins... All runtime messages will be recorded in E:\刘韬\MY_WORK\FPGA\程序\I2C\coregen.log # busformat=BusFormatAn

Selecting top level module pci_bridge32 Synthesizing module pci_out_reg Synthesizing module pci_rst_int @W: CL159 :"F:\lizheng\FiberOptical\FPGA\PCI_Bridge_Guest_UART\pci_rst_int.v":91:6:91:10|Inpu

Selecting top level module WB_Slave Synthesizing module WB_Slave @N: CL177 :"F:\lizheng\FiberOptical\FPGA\PCI_Bridge_Guest_UART\WB_Slave.v":54:0:54:5|Sharing sequential element wbs_err_o. @W: CG296

Selecting top level module WB_Master Synthesizing module WB_Master @N: CL201 :"F:\lizheng\FiberOptical\FPGA\PCI_Bridge_Guest_UART\WB_Master.v":101:0:101:5|Trying to extract state machine for registe