代码搜索结果

C:/Documents and Settings/wen/桌面/fgpa/FPGA/db/top.sim.vwf 129661016 192161016 590 62500000 0 C:/Documents and Settings/wen/桌面/fgpa/FPGA/top.vwf 135933696 211452416 590 75518720 0 D:/xinhaoyuan/FPGA/

礦ision3 Build Log Project: D:\xinhaoyuan\fpga.uv2 Project File Date: 11/12/2008 Output:

硬件工程师需要知道的东西太多了 [ 2008-3-19 21:46:00 | By: huolf ] 在工作中发现作为硬件工程师,需要知道的东西太多了 第一:模拟电路,运算放大器需要非常熟悉,低通滤波,高通滤波,可以使用multisim等模拟软件. 第二:数字电路,精通一种单片机,<mark>FPGA</mark>/CPLD和一种DSP,并使用其开发环境; 第三:掌握几门编程语言,并精通C ...

# begin LFP file G:\GIRIJA\FPGA\bcd_cntr\dvd100k.lfp designfile dvd100k.ngd INST "dvd100k" COLOR=15 ;

xst -intstyle ise -ifn __projnav/divd10.xst -ofn divd10.syr ngdbuild -intstyle ise -dd g:\girija\fpga\bcd_cntr/_ngo -i -p xc3s50-pq208-5 divd10.ngc divd10.ngd

# begin LFP file G:\GIRIJA\FPGA\bcd_cntr\bcd_cntr.lfp designfile bcd_cntr.ngd IO_GROUP "count1" ; IO_GROUP "count" ; NET "count1" IO_GROUP="count1" ; NET "count1" IO_GROUP="count1" ; N

--library ieee; --use ieee.std_logic_1164.all; entity fpga is port (A,B,C,D: in bit; PBGNT, MACK, CONT : in bit; RST, CLK : in bit; PBREQ, CMREQ, CE, CNTLD, CLD : out bit); end fpga; architect

SCHM0102 HEADER { FREEID 2767 VARIABLES { #ARCHITECTURE="Fpga" #BLOCKTABLE_FILE="#table.bde" #BLOCKTABLE_INCLUDED="1" #ENTITY="FPGA" #LANGUAGE="VHDL" AUTHOR="Slawek Grabows

# Xilinx CORE Generator 6.1i # User = 刘韬 Initializing default project... Loading plug-ins... All runtime messages will be recorded in E:\刘韬\MY_WORK\FPGA\程序\I2C\coregen.log # busformat=BusFormatAn

“MUSIC”目录"敖包相会"乐曲演奏示例使用说明 1、打开GW48-CK系统的电源； 2、下载MUSIC中的SONGER.SOF，到FPGA中； 3、用模式键选模式“1”，再按一次右侧的复位键； 4、使CLOCK9进入12MHz频率，以便控制音乐的音调； 5、使CLOCK2进入4Hz频率，以便控制音乐的节拍；