代码搜索:FPGA加速

找到约 10,000 项符合「FPGA加速」的源代码

代码结果 10,000
www.eeworm.com/read/370579/9595093

txt 双向总线(注2).txt

VHDL: Bidirectional Bus download from: http://www.fpga.com.cn bidir.vhd (Tri-state bus implementation) LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY bidir IS PORT( bi
www.eeworm.com/read/369317/9655033

vhd usbcomm.vhd

library IEEE; use IEEE.STD_LOGIC_1164.all; entity USBcomm is port( --FPGA信号 A: in STD_LOGIC_VECTOR(15 downto 0); -- 地址总线 DIN: in STD_LOGIC_VECTOR(7 downto 0); -
www.eeworm.com/read/415351/11075505

txt 双向总线(注2).txt

VHDL: Bidirectional Bus download from: http://www.fpga.com.cn bidir.vhd (Tri-state bus implementation) LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY bidir IS PORT( bi
www.eeworm.com/read/415351/11075580

txt 双向总线(注2).txt

VHDL: Bidirectional Bus download from: http://www.fpga.com.cn bidir.vhd (Tri-state bus implementation) LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY bidir IS PORT( bi
www.eeworm.com/read/109187/15561888

txt pci_arbiter_readme.txt

fpga reference design Offer:QuickLogic PCI Arbiter: Files: \APPS\pci arbiter\pci_arb.exe PCI Master/Target Design: Files: \APPS\PCI\MASTER\*.* Top Level Design: TOP.SCH Simulation Test Fixtur
www.eeworm.com/read/391067/8424047

txt 005.txt

5.1 菜单和加速键 5.1.1 菜单和加速键的组成 如图5.1所示,在窗口中菜单位于标题栏下面,这个菜单称为“主菜单”或“顶层菜单”,菜单中的菜单项有“文件”、“查看”和“帮助”;单击主菜单上的项目后,可以弹出下一层菜单,叫做“弹出式菜单”或“子菜单”,子菜单中可以继续包含下一层子菜单,如单击“查看”弹出一个子菜单后,再单击其中的“工具栏”可以继续弹出一个子菜单,在子菜单中可以继续弹 ...
www.eeworm.com/read/376745/9309333

txt keilcanjianprog.c.txt

转载按键程序设计,可以处理加速键、一键多功能等情况 后面有P1口行列式键盘程序实例 看到论坛在讨论按键,也把我设计按键程序的思路说说,欢迎大家拍砖 1、一般都不在键盘程序中延时,而是通过隔一段时间调用(比如10毫秒)来扫描按键,以尽量释放CPU资源; 2、所有键盘程序基本上都是一个模式,可以处理加速键、一键多功能等情况; 3、对外接口只有2个,换用不同硬件的键盘只需把该键盘程序 ...
www.eeworm.com/read/198831/7907985

txt taxi_fee_counter.txt

在日常生活中,总费用包括起步费用和每公里行驶费用两部分,中途停车时不进行计费。同时还应考虑到下面几种特殊情况:起步里程结束后才开始每公里计费统计,在汽车加速时行驶路程较远,所以应该在汽车加速时适当调整路程计数;行驶较远的路程,应该考虑每公里的单价提升。上述要求都应该通过可控制的开关实现。 按照上面的要求,对计费模块作出如下设定:按行驶里程计费,起步价格为7.00元,起步里 ...
www.eeworm.com/read/291453/8417567

txt 米勒型状态机.txt

-- Mealy State Machine with Registered Outputs -- dowload from: www.fpga.com.cn & www.pld.com.cn library ieee; use ieee.std_logic_1164.all; entity mealy1 is port( clk, rst: in