代码搜索:电阻元件

找到约 3,633 项符合「电阻元件」的源代码

代码结果 3,633
www.eeworm.com/read/344792/11860018

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/257336/11933565

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/256461/11998881

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/255510/12077912

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/220619/14794993

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/38039/1090143

mnu putlocation.mnu

PUT#LOC 放置位置 # Entry#Port 入口端 Route from/to an entry port on a connector or custom component. 确定连结器或定制元件上从/至一个入口端的路径。 Cable 电缆 Route from/to an cable. 定出缆的始终路径。 Pt/Vtx/Csys 点/顶点/坐标系 Route from/to a f
www.eeworm.com/read/413566/2161737

h view.h

// // Micro Windows Implementation // view.h: the view class // // 這裡我們完成了 GUI 裡的重要元件 -- 視界 (views). 一個 view // 是一塊矩形區域, 可在上面作繪圖動作. // // 這個 View class 功能很簡單, 除了有派送訊息的 messageDispatcher // 外,
www.eeworm.com/read/335286/12541252

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/146449/12647782

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //
www.eeworm.com/read/300713/13897259

v full_add5.v

module full_add5(a,b,cin,sum,cout); input a,b,cin; output sum,cout; reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型 wire s1; xor x1(s1,a,b); //调用门元件 always @(a or b or cin) //