代码搜索：电阻元件
找到约 3,633 项符合「电阻元件」的源代码
代码结果 3,633
www.eeworm.com/read/383822/8915617
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/378479/9229807
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/374228/9415459
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/372505/9507590
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/169221/9875005
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/362310/10005936
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/355389/10271103
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/352274/10567935
m uf_fltcircuit.m
function fig = uf_fltcircuit(findex);
% UF_FLTCIRCUIT 绘出归一化低通原型滤波器的电路图，以
% 及相对于其它型滤波器的元件转换关系。
if nargin < 1, findex = 1; end;
figName='滤波器电路设计之一';
figHandle = findobj('Type','
www.eeworm.com/read/159869/10605923
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //
www.eeworm.com/read/159552/10640321
v full_add5.v
module full_add5(a,b,cin,sum,cout);
input a,b,cin;
output sum,cout;
reg cout,m1,m2,m3; //在always块中被赋值的变量应定义为reg型
wire s1;
xor x1(s1,a,b); //调用门元件
always @(a or b or cin) //