代码搜索：时钟提取
找到约 10,000 项符合「时钟提取」的源代码
代码结果 10,000
www.eeworm.com/read/264539/11310670
h iis-s3c44b0.h
#define AUDIO_CLK 44100 //44.1KHz的音频时钟
#define AUDIO_BIT 16 //16位音频
#define AUDIO_OUT_BUFFERSIZE (AUDIO_CLK/2) //500ms的缓冲区
#define AUDIO_IN_BUFFERSIZE (AUDIO_CLK/2) //500ms的缓冲区
#define
www.eeworm.com/read/404166/11490886
v 贝一特电子clock.v
/*
本实验实现一个能显示小时，分钟，秒的数字时钟。www.xingzheok.com
*/
module clock(clk,rst,dataout,en);
input clk,rst;
output[7:0] dataout;
reg[7:0] dataout;
output[7:0] en;
reg[7:0] en;
reg[3:0] dataout_buf[7:
www.eeworm.com/read/403920/11506745
txt save.txt
#include
#define WR 0b10000000//时钟线
#define DATA 0b00000001//数据线
#define CS 0b00100000//片选线
#define RD 0b01000000
#define dat_1 PORTC|=0x01
#define dat_0 PORTC
www.eeworm.com/read/401210/11562022
plg hour.plg
礦ision2 Build Log
Project:
C:\人邮\第4章定时器与时钟\hour\hour.uv2
Project File Date: 08/15/2005
Output:
www.eeworm.com/read/348131/11609677
c adc.c
/*
主程序
adc.c
硬件:avr-51
时钟:内部4MHz
ATmega16
苏丹 2008－05－19
studio4.13+winavr071221
标度变换，1023对应2.49V
*/
#include
#include
#define uchar unsigned cha
www.eeworm.com/read/347740/11638943
h iis-s3c44b0.h
#define AUDIO_CLK 44100 //44.1KHz的音频时钟
#define AUDIO_BIT 16 //16位音频
#define AUDIO_OUT_BUFFERSIZE (AUDIO_CLK/2) //500ms的缓冲区
#define AUDIO_IN_BUFFERSIZE (AUDIO_CLK/2) //500ms的缓冲区
#define
www.eeworm.com/read/158116/11642812
asm 8254.asm
;实时时钟实验
DATA SEGMENT
DISPLAY DB 'INPUT AS HH:MM:SS',0DH,0AH,'$'
STARTIME DB 11,11 DUP(?),'$'
X EQU 30
Y EQU 30
CURSOR DW ?
S1PERCENT DB 0
KEEP21H DB ?
PORT3 EQU 230H ;
www.eeworm.com/read/347153/11687380
txt abstract.txt
'LCD_BMP'是芯片STM32F103RBT6的一个例子
使用智林'Z32R'开发板I2C实验。
例子:
- 时钟配置:
- XTAL = 12.00 MHz
- SYSCLK = 72.00 MHz
- HCLK = SYSCLK = 72.00 MHz
- PCLK1 = HCLK/2
www.eeworm.com/read/347151/11687547
txt abstract.txt
'LCD_BMP'是芯片STM32F103RBT6的一个例子
使用智林'Z32R'开发板演示小游戏：贪吃蛇。
例子:
- 时钟配置:
- XTAL = 12.00 MHz
- SYSCLK = 72.00 MHz
- HCLK = SYSCLK = 72.00 MHz
- PCLK1 = HCL
www.eeworm.com/read/347147/11688582
txt abstract.txt
'LCD'是芯片STM32F103RBT6的一个例子
使用智林'Z32R'开发板演示如何如何驱动真彩液晶。
例子:
- 时钟配置:
- XTAL = 12.00 MHz
- SYSCLK = 72.00 MHz
- HCLK = SYSCLK = 72.00 MHz
- PCLK1 = HCLK