代码搜索：时钟提取
找到约 10,000 项符合「时钟提取」的源代码
代码结果 10,000
www.eeworm.com/read/203643/15354042
c delay.c
#include"mytype.h"
void delay(uint32 t)
{
while(--t);
}
void delay_ms(uint32 n)
{
uint32 i;
for(i=0;i
www.eeworm.com/read/202267/15387432
v maincontrol.v
//MainControl.v 数字钟时钟发生模块 2006-11-3 version:1.0 作者：田世坤
//输入：
//
//
//输出：
module MainControl(ClkIn, Reset, KeyIn, State, ClkOut1Hz, ClkOutLow, ClkOutHigh, ClkOutMid,
D7, D6, D5, D4, D
www.eeworm.com/read/357966/10198018
txt dianzishezhong.txt
电子时钟 EDA
电子时钟 EDA
一、 VHDL的发展
硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工 ...
www.eeworm.com/read/356823/10220604
txt msp430-lcd-ht1621-.txt
HT1621为128（32×4）段、存储器映射的多功能LCD驱动器。它可设置为1/2或1/3偏置且通过S/W配置设置为2，3或4个公共端的LCD驱动。这使得HT1621适于多种LCD应用。它与主控制器之间只需要3根或4根线接口，LCD驱动时钟从系统时钟内产生，一般为256KHZ。
HT1621的参数如下：
工作电压：2.4V~5.2V
内置256kHz RC 振荡器
外部32.76 ...
www.eeworm.com/read/352809/10504848
m ddc_simu.m
%仿真时钟抖动对下变频的影响 用76.8采96中频信号
%几个图分别是
%s1时域采样，下变频，采样时间t=n*t0加入了时间抖动，抖动用rand函数产生
%s2下变频后，下变频，
%s3 60倍抽取，
%s4 FFT，
%s5 FFT移到中间，
%s9 76.8m时钟加入抖动，不过这个加抖动的方法不是很有道理，s9的产生可再考虑
%满足N*fs/(fre-96)=num,N为整 ...
www.eeworm.com/read/352300/10565686
txt 1_2.txt
/*使用P1.0 P1.1作为74164串行输入数据线和时钟线，74164的输出接数码管的
段码，P1.2接一位数码管的位选码，在一位数码管上轮流显示数字（0--F）。
A3区:P1.0-----D5区:A,B (P1.0作为数据线)
A3区:P1.1-----D5区:CLK (p1.1作为时钟线)
D5区:JP49-----E6区:JP97
E6区
www.eeworm.com/read/352300/10565703
txt 1_1.txt
;使用P1.0 P1.1作为74164串行输入数据线和时钟线，74164的输出接数码管的
;段码，P1.2接一位数码管的位选码，在一位数码管上轮流显示数字（0--F）。
;A3区:P1.0-----D5区:A,B (P1.0作为数据线)
;A3区:P1.1-----D5区:CLK (p1.1作为时钟线)
;D5区:JP49-----E6区:JP97
www.eeworm.com/read/320311/13428648
c main.c
/*
实验LCD四线驱动程序：
DS1302时钟实险，LCD1602四线驱动显示。
1、设置和读取DS1302内部时钟，并通过LCD1602四线驱动显示。
2、内部1 M晶振，程序采用单任务方式，软件延时。
3、进行此实验请插上PB4-PB7、PD3、PD4、PD6，PC4、PC7短路块。
4、DS1302芯片接口占用JTAG仿真接口，在做实验时需要关闭mega16的JT ...
www.eeworm.com/read/405722/11458899
txt ★主板维修精华★.txt
★主板维修精华★
1． BIOS作用：ＢＩＯＳ是开机初始化，检测系统安装设备类型，数量等。
2． RESET的产生过程：ＰＧ→（门电路，南桥）→ＲＥＳＥＴ复位（ＩＳＡ槽Ｂ２脚，ＰＣＩ槽Ａ８脚，ＡＧＰ槽Ｂ４脚，ＩＤＥ的确１脚）
3． CLK产生过程晶振 门电路 南桥 ISA 20脚 PCI 的D8 AGP的D4 OSC 基本时钟
开电就有，直接送到ISA的B30，如没有OSC 则时钟发生器 ...
www.eeworm.com/read/206245/15297652
m ddc_simu.m
%仿真时钟抖动对下变频的影响 用76.8采96中频信号
%几个图分别是
%s1时域采样，下变频，采样时间t=n*t0加入了时间抖动，抖动用rand函数产生
%s2下变频后，下变频，
%s3 60倍抽取，
%s4 FFT，
%s5 FFT移到中间，
%s9 76.8m时钟加入抖动，不过这个加抖动的方法不是很有道理，s9的产生可再考虑
%满足N*fs/(fre-96)=num,N为整 ...