代码搜索：废墨清零

找到约 859 项符合「废墨清零」的源代码

代码结果 859
热门代码： main.c GPIO I2C SPI UART timer interrupt ADC PWM LED
www.eeworm.com/read/32279/884482

vhd sipo.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sipo is port(clk:in std_logic;----时钟 din:in std_logic;----输入数据端口 clr:in std_logic;----清零信号 dout
·
www.eeworm.com/read/32279/884784

vhd fifo.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fifo is port(clk:in std_logic;-----时钟信号 clr:in std_logic;-----清零信号 wr:in std_logic;------写信号 rd
·
www.eeworm.com/read/24995/938994

51 c

/*----------------------------------------------- 名称：数码管显示，按键控制秒表 论坛：www.doflye.net 编写：shifang 日期：2009.5 修改：无 内容：中断按键控制，数码管显示,中断0控制计时和停止，中断1清零 --------------------------------------
·
www.eeworm.com/read/27057/976568

c qiangda.c

/****************************************************************** “天祥电子” 倾情奉献 www.txmcu.cn www.txmcu.com 按键功能简介 S13 抢答开始 S12 清零 S6--S11 分别为1到6号选手按键 *
·
www.eeworm.com/read/28525/1001053

c 秒表.c

/*----------------------------------------------- 名称：数码管显示，按键控制秒表 论坛：www.doflye.net 编写：shifang 日期：2009.5 修改：无 内容：中断按键控制，数码管显示,中断0控制计时和停止，中断1清零 --------------------------------------
·
www.eeworm.com/read/37067/1067696

c 秒表.c

/*----------------------------------------------- 名称：秒表 日期：2009.5 修改：无 内容：1、程序目的：使用定时器学习秒表计时，中断0控制走表，中断1控制清零 2、硬件要求：数码管、晶振12M ------------------------------------------------*
·
www.eeworm.com/read/37144/1068751

c 秒表.c

/*----------------------------------------------- 名称：秒表 日期：2009.5 修改：无 内容：1、程序目的：使用定时器学习秒表计时，中断0控制走表，中断1控制清零 2、硬件要求：数码管、晶振12M ------------------------------------------------*
·
www.eeworm.com/read/39267/1127500

vhd sipo.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sipo is port(clk:in std_logic;----时钟 din:in std_logic;----输入数据端口 clr:in std_logic;----清零信号 dout
·
www.eeworm.com/read/39267/1127802

vhd fifo.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fifo is port(clk:in std_logic;-----时钟信号 clr:in std_logic;-----清零信号 wr:in std_logic;------写信号 rd
·
www.eeworm.com/read/328695/3439485

vhd sipo.vhd

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sipo is port(clk:in std_logic;----时钟 din:in std_logic;----输入数据端口 clr:in std_logic;----清零信号 dout
·