代码搜索：序列信号
找到约 10,000 项符合「序列信号」的源代码
代码结果 10,000
www.eeworm.com/read/151613/12187343
m example6_9.m
load noispol;
s=noispol;
%==========================
%用db3小波进行4层分解
[c,l]=wavedec(s,4,'db3');
subplot(5,1,1);
plot(s);
title('原始信号及各层细节信号重构图');
Ylabel('s');
%==========================
%重构分解结
www.eeworm.com/read/250338/12413158
txt eeprom_wr.txt
`timescale 1ns/1ns
module EEPROM_WR(SDA,SCL,ACK,RESET,CLK,WR,RD,ADDR,DATA);
output SCL; //串行时钟线
output ACK; //读写一个周期的应答信号
input RESET; //复位信号
input CLK; //
www.eeworm.com/read/224581/14582559
m qpsk.m
%信号分选
clear all;
fc=14400000; %载波频率
fd=100000; %信号带宽
f0=20400000;
modulation=0;
Ns=6400;
t=0:1/fs:(Ns-1)/fs;
k=1:Ns;
SKN=0;
q=(randint(500,1,2));
len = length(modulation);
www.eeworm.com/read/217199/14974031
txt me.txt
附件中包括：
1、叉积自动频率控制（CPAFC）matlab源代码cpafc.m
2、相应的am调制的测试信号am.dat ，载波500Hz，采样8000，调制信号50Hz,32 位float型
www.eeworm.com/read/216262/15022635
m example6_9.m
load noispol;
s=noispol;
%==========================
%用db3小波进行4层分解
[c,l]=wavedec(s,4,'db3');
subplot(5,1,1);
plot(s);
title('原始信号及各层细节信号重构图');
Ylabel('s');
%==========================
%重构分解结
www.eeworm.com/read/215911/15034246
m example6_9.m
load noispol;
s=noispol;
%==========================
%用db3小波进行4层分解
[c,l]=wavedec(s,4,'db3');
subplot(5,1,1);
plot(s);
title('原始信号及各层细节信号重构图');
Ylabel('s');
%==========================
%重构分解结
www.eeworm.com/read/7282/114552
a51 sh605.a51
;定义端口
SCL EQU P1.0;
SDA EQU P1.1;
;开始信号的传递
START: CLR SCL;
SETB SDA;
ACALL DELAY;
SETB SCL;
ACALL DELAY;
CLR SDA;
ACALL DELAY;
CLR SCL;
RET;
;停止信号的传递
STOP: CLR SCL;
CLR SD
www.eeworm.com/read/13817/283964
c led+0832.c
/********************************************************
压力测试仪
系统描述;输入 15--115kPA压力信号
输出 00h--ffh数字信号（adc0832）
在LCD上显示实际的压力值，如果超限则报警
线性区间标度变换公式： y=(11
www.eeworm.com/read/13817/283980
c lcd+adc0832.c
/********************************************************
压力测试仪
系统描述;输入 15--115kPA压力信号
输出 00h--ffh数字信号（adc0832）
在LCD上显示实际的压力值，如果超限则报警
线性区间标度变换公式： y=(11
www.eeworm.com/read/17769/758616
vhd start_rtl1.vhd
--4.3.4 信号与变量的区别
--例1． 使用变量和信号得到相同的结果
library IEEE;
use IEEE.std_logic_1164.all;
entity start_rtl1 is
port (
clk : in std_logic;
carryout: out std_logic
);
end entity;