代码搜索：小信号
找到约 10,000 项符合「小信号」的源代码
代码结果 10,000
www.eeworm.com/read/17848/762342
vhd valid_signal.vhd
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--防抖动程序，确保输入的信号为有效信号；
entity valid_signal is
Port (clk : in std
www.eeworm.com/read/18141/776392
v timer.v
/************************************************
函数名：timer
功 能：定时器
参 数：en定时器使能信号，高电平时计数,
clk时钟信号,
flag定时器状态标志，计数时为低电平
计数截止时为高电平
***********************
www.eeworm.com/read/32279/879545
vhd fenpinpwm20m_10k.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity fenpinpwm20M_10k is
port(
clk:in std_logic; ------时钟信号20MhZ
fout:out std_logic); -----频率信号输
www.eeworm.com/read/32279/879548
vhd fenpinadc0809.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity fenpinadc0809 is
port(
clk:in std_logic; ------时钟信号20MhZ
fout:out std_logic); -----频率信号输出500K
www.eeworm.com/read/32279/881058
vhd clock.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity clock is
port(clk:in std_logic;-----时钟输入 20mhz
clr:in std_logic;-----清零信号
en:in std_logic;------暂停信号
www.eeworm.com/read/32279/882012
vhd led.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity led is
port(clk:in std_logic;-----时钟信号
rst:in std_logic;-----系统复位信号
q: out std_logic_vector(7 downto
www.eeworm.com/read/32279/885726
vhd lifo.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity lifo is
port(clr:in std_logic;--------清零信号
push:in std_logic;-------压栈信号
pop:in std_logic;--------出栈信
www.eeworm.com/read/28229/996096
c main.c
/****************************************************************
程序功能：将MCU片内的MCLK,SMCLK和ACLK三个信号转换成5V电平信号
-----------------------------------------------------------------
测试说明：用户可以用示波器测量连接器P7的第6、
www.eeworm.com/read/28866/1011692
asm slave2.asm
;－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
; 单片机与单片机通信实例（从机2）
;功能：通过串口接收主机的控制信号，然后通过数模转换输出模拟信号
;－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
ORG 0000H
JMP START ; 程序开始
ORG 0023 ...
www.eeworm.com/read/39267/1122563
vhd fenpinpwm20m_10k.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity fenpinpwm20M_10k is
port(
clk:in std_logic; ------时钟信号20MhZ
fout:out std_logic); -----频率信号输