代码搜索:同步信号
找到约 10,000 项符合「同步信号」的源代码
代码结果 10,000
www.eeworm.com/read/101064/15854933
def myvc.def
; myvc.def : Declares the module parameters for the DLL.
LIBRARY "myvc"
DESCRIPTION 'myvc Windows Dynamic Link Library'
EXPORTS
; Explicit exports can go here
;信号灯函数
CreateSemaph
www.eeworm.com/read/391780/8377557
m ms8r22.m
dt=0.1;
t=-4:dt:4;
N=length(t); %求时间轴上采样点数
f=sinc(t); %建立原连续信号
Tm=1;fm=1/Tm; %由原连续信号周期,计算最高频率
wm=2*pi*fm;
k=1:N;
w1=k*wm/N; %在频率轴上生成N个采样频率点
F1=f*
www.eeworm.com/read/391780/8377795
m ms11r22.m
dt=0.1;
t=-4:dt:4;
N=length(t); %求时间轴上采样点数
f=sinc(t); %建立原连续信号
Tm=1;fm=1/Tm; %由原连续信号周期,计算最高频率
wm=2*pi*fm;
k=1:N;
w1=k*wm/N; %在频率轴上生成N个采样频率点
F1=f*
www.eeworm.com/read/391780/8377901
m ms15r22.m
dt=0.1;
t=-4:dt:4;
N=length(t); %求时间轴上采样点数
f=sinc(t); %建立原连续信号
Tm=1;fm=1/Tm; %由原连续信号周期,计算最高频率
wm=2*pi*fm;
k=1:N;
w1=k*wm/N; %在频率轴上生成N个采样频率点
F1=f*
www.eeworm.com/read/290121/8503250
m music_doa_3.m
close all
clear all
clc
%模拟信号
N=14; %阵元数
K=200; %快拍数
M=3; %信源数
theta=[10,30,80]; %第一个是期望信号,后面的都是干扰
Xt=zeros(N,K);
Snr=0; %信噪比
Sir1=-10; %信干比1
Sir2=-20; %信干比2
Pd=1; %
www.eeworm.com/read/289968/8514492
m mysvregress.m
clc;clear ;
global p1 p2;
p1=0.3,c=150,e=0.01
% 系统随机信号产生
u=20*rand(1,100)-10;
t=20*rand(1,100)-10;
for k=1:100
u(k+100)=t(k);
end
%作输入信号图形和未知系统输出图形
h1=figure;
for n=1:200
k=1:200;
www.eeworm.com/read/287748/8672968
m bayuanshiliangzhen.m
clear;
f0=2000; %信号频率
fs=80*f0; %采样频率
Ns=2048; %采样点数
c=1500; %声速
N1=8; %阵元数
r1=1*c/f0; %大子阵半径
r2=0.5*r1 %小子阵半径
fai=0; %信号入射方向
w=2*pi*f0;
ph1=-180;
www.eeworm.com/read/287748/8672977
asv bayuanshiliangzhen.asv
clear;
f0=2000; %信号频率
fs=80*f0; %采样频率
Ns=2048; %采样点数
c=1500; %声速
N1=8; %阵元数
r1=1*c/f0; %大子阵半径
r2=0.5*r1 %小子阵半径
fai=0; %信号入射方向
w=2*pi*f0;
ph1=-180;
www.eeworm.com/read/287067/8728346
asm 24cxxxseg.asm
;本程序使用24C08存储七段码的实时状态
i2c_clk bit p3.3 ;时钟信号
i2c_data bit p3.4 ;数据信号
org 0000h
ajmp main
org 0030h
main:
CLR P2.0 ;选中个位
mov dptr,#tab ;表头
mov r0,#30h
www.eeworm.com/read/386171/8762461
txt 9.2.2优先编码器.txt
优先编码器就是对某一个给定时刻只对优先级最高的输入信号进行编码的编码器,它的输入端口允许有多个输入信号同时有效。
LIBRARY IEEE
USE IEEE.std_logic_1164.ALL
ENTITY pri_encoder IS
PORT( d : IN std_logic_vector(7 DOWNTO O);
e1 : IN std