代码搜索:光信号检测

找到约 10,000 项符合「光信号检测」的源代码

代码结果 10,000
www.eeworm.com/read/103859/15717864

dat text_10.dat

荧 光 效 果 例 子
www.eeworm.com/read/467870/7002965

c em4100.c

/* 检测方法 1).确定起始位,首先要正确找到数据1 按规则下跳为1 上跳为0. 可检测高电平并等其变低 但这会把0错检为1因为0也存在高电平。但是如果检测到一个周期的高电平(数据01)则可 确定找到了数据1,找到1后就可以同步了,因为EM4100卡最后一位数据就是0正好可以利用 作为判断的特征。 2).对于数据的确定,由于有了同步则可在同 ...
www.eeworm.com/read/434368/7870218

c em4100.c

/* 检测方法 1).确定起始位,首先要正确找到数据1 按规则下跳为1 上跳为0. 可检测高电平并等其变低 但这会把0错检为1因为0也存在高电平。但是如果检测到一个周期的高电平(数据01)则可 确定找到了数据1,找到1后就可以同步了,因为EM4100卡最后一位数据就是0正好可以利用 作为判断的特征。 2).对于数据的确定,由于有了同步则可在同 ...
www.eeworm.com/read/398617/7933582

c em4100.c

/* 检测方法 1).确定起始位,首先要正确找到数据1 按规则下跳为1 上跳为0. 可检测高电平并等其变低 但这会把0错检为1因为0也存在高电平。但是如果检测到一个周期的高电平(数据01)则可 确定找到了数据1,找到1后就可以同步了,因为EM4100卡最后一位数据就是0正好可以利用 作为判断的特征。 2).对于数据的确定,由于有了同步则可在同 ...
www.eeworm.com/read/331136/12846909

c em4100.c

/* 检测方法 1).确定起始位,首先要正确找到数据1 按规则下跳为1 上跳为0. 可检测高电平并等其变低 但这会把0错检为1因为0也存在高电平。但是如果检测到一个周期的高电平(数据01)则可 确定找到了数据1,找到1后就可以同步了,因为EM4100卡最后一位数据就是0正好可以利用 作为判断的特征。 2).对于数据的确定,由于有了同步则可在同 ...
www.eeworm.com/read/253631/12208977

c em4100.c

/* 检测方法 1).确定起始位,首先要正确找到数据1 按规则下跳为1 上跳为0. 可检测高电平并等其变低 但这会把0错检为1因为0也存在高电平。但是如果检测到一个周期的高电平(数据01)则可 确定找到了数据1,找到1后就可以同步了,因为EM4100卡最后一位数据就是0正好可以利用 作为判断的特征。 2).对于数据的确定,由于有了同步则可在同 ...
www.eeworm.com/read/188453/8539154

txt 分频器.txt

分频器的硬件描述语言设计 在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 LIBRARY IEEE; ...
www.eeworm.com/read/188251/8555105

m pskmod1.m

function mod_out = pskmod1(mod_in) %function用于对输入的基带数字信号进行调制; %A1,A0,两个一唯数组用于存处对应数字信号1,0的不同相位的模拟调制段信号; %本程序为方便直接从图形中看出结果,采用一个周期正弦波来表示1BIT的数字信号,如国需要改变调制频率,只需相对改变A1,A0数组; a1=[ 0 0.0628 0. ...
www.eeworm.com/read/178324/9407844

txt readme.txt

Small RTOS的Pcf8563驱动程序及其在在DP-51下载仿真实验仪上使用的的例子。 使用: 把Small RTOS配置为允许使用信号量;将宏IICSem定义为分配给IIC总线驱动的信号量的索引;将PCF8563Sem定义为分配给PCF8563的驱动程序的信号量的索引;将PCF8563Delay定义为等待信号量的最长时(0为一直等待). 多任务操作PC ...
www.eeworm.com/read/421772/10700517

txt 分频器的硬件描述语言设计.txt

分频器的硬件描述语言设计 在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 LIBRARY IEEE; ...