代码搜索：信号路径优化
找到约 10,000 项符合「信号路径优化」的源代码
代码结果 10,000
www.eeworm.com/read/195913/8123820
vhd mway.vhd
--乒乓球前进方向产生模块
library ieee;
use ieee.std_logic_1164.all;
entity mway is
port(servea:in std_logic;--左选手发球信号
serveb:in std_logic;--右选手发球信号
way:out std_logic);--乒乓球灯前进方向信号
end mway;
architectur
www.eeworm.com/read/245506/12797115
m m0804.m
load nearbrk; %载入一原始信号
s=nearbrk;
%画出该信号的波形图
subplot(4,2,1);
plot(s);
Ylabel('s');
title('原始信号s');
[c,l]=wavedec(s,4,'haar');%用harr小波进行3层分解
for i=1:4 %此处的循环可使编程简洁
dec
www.eeworm.com/read/141621/12994120
m example4_5.m
%定义输入信号并绘出其曲线
time=0:0.025:5;
X=sin(sin(time).*time*10);
plot(time,X);
title('输入信号T');
xlabel('时间');
ylabel('输入信号');
figure;
%定义系统线性变换函数,绘出系统输出曲线
T=X*2+0.8;
plot(time,T);
title('系统输出T');
x
www.eeworm.com/read/328911/12995319
h lcd.h
#define LCD_RS PORTEbits.RE4 //并行的数据/指令选择信号 H/L
#define LCD_RW PORTEbits.RE5 //并行的读/写选择信号 H/L
#define LCD_EN PORTEbits.RE6 //并行的使能信号 H/L
void digit_display(unsig
www.eeworm.com/read/328907/12995618
h lcd.h
#define LCD_RS PORTEbits.RE4 //并行的数据/指令选择信号 H/L
#define LCD_RW PORTEbits.RE5 //并行的读/写选择信号 H/L
#define LCD_EN PORTEbits.RE6 //并行的使能信号 H/L
void digit_display(unsig
www.eeworm.com/read/324454/13262452
txt 2.txt
K变模可逆计数器的VERILOG设计代码如下(其中作了部分注释,用斜体表示)：
module KCounter(Kclock,reset,dnup,enable, Kmode,carry,borrow);
input Kclock; /*系统时钟信号*/
input reset; /*全局复位信号*/
input dnup; /*鉴相器输出的加减控制信号*/sel
input enab
www.eeworm.com/read/137360/13326698
vhd mway.vhd
--乒乓球前进方向产生模块
library ieee;
use ieee.std_logic_1164.all;
entity mway is
port(servea:in std_logic;--左选手发球信号
serveb:in std_logic;--右选手发球信号
way:out std_logic);--乒乓球灯前进方向信号
end mway;
architectur
www.eeworm.com/read/136316/13382617
v fft16.v
module FFT16(xn_r,xn_i,RST,CLK,START,OUT,Xk_r,Xk_i);
input [15:0] xn_r,xn_i; //输入的实部与虚部
input RST,CLK,START;
//FFT启动信号与时钟信号和复位信号
output [15:0]
www.eeworm.com/read/320545/13424396
vhd mway.vhd
--乒乓球前进方向产生模块
library ieee;
use ieee.std_logic_1164.all;
entity mway is
port(servea:in std_logic;--左选手发球信号
serveb:in std_logic;--右选手发球信号
way:out std_logic);--乒乓球灯前进方向信号
end mway;
architectur
www.eeworm.com/read/315096/13552319
m f5_1.m
%产生非平稳信号
%%暂态信号1
sig1=fmlin(128,0,0.4);
%%暂态信号2
sig2=fmlin(128,0.1,0.45);
sig=sig1+sig2;
%时域波形
figure(1)
plot(real(sig),'LineWidth',2);
hold on;
plot(imag(sig),'ro--');
legend('实部','虚部');