代码搜索：信号失真
找到约 10,000 项符合「信号失真」的源代码
代码结果 10,000
www.eeworm.com/read/115405/15014747
java checkitem.java
package modelcheck;
public class CheckItem {
public String[][][] warnMessage={
//需求获取『警告』
{
{""},
{"实体要有合法的名称。",
"【外部接口】不能独立存在。",
"【连接线和信号线】必须连接两个实体"
www.eeworm.com/read/17631/743877
vhd pwm.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pwm is
port(ctrl:in std_logic_vector(3 downto 0); ----PWM控制信号
clk:in std_logic; ------------1
www.eeworm.com/read/18598/796758
tdf m1024.tdf
% 1024分频器 除1024 9600hz->9hz %
SUBDESIGN m1024 % *********子模块头，和文件同名******** %
( % **************** 信号定义 *********** %
in : INPUT = VCC;
9hz : OUTPUT;
)
VARIABLE
fp[9..0]
www.eeworm.com/read/18598/796763
tdf m16.tdf
% 16分频器 除16 153600hz->9600hz %
SUBDESIGN m16 % *********子模块头，和文件同名******** %
( % **************** 信号定义 *********** %
in : INPUT = VCC;
9600hz : OUTPUT;
)
VARIABLE
fp[3..0]
www.eeworm.com/read/27451/865301
txt d054.bmp.txt
BOOL CTermDoc::OnNewDocument0
{
if(! CDocument::OnNewDocument0)
retum FALSE;
( (CEditView*)m_viewList.GetHead(》->SetWindowText(NULL);
／，为WM_COMMNOTIFY消息创建事件对象，手工重置，初始化为有信号的
i
www.eeworm.com/read/32279/879425
vhd pwm.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pwm is
port(ctrl:in std_logic_vector(3 downto 0); ----PWM控制信号
clk:in std_logic; ------------1
www.eeworm.com/read/33763/887748
_˪
[General Information]
书名=应用MATLAB语言处理数字信号与数字图像
作者=BEXP
页数=366
下载位置=http://book2.ssreader.com.cn/diskdg/dg66/12/!00001.pdg
www.eeworm.com/read/37216/900582
txt d054.bmp.txt
BOOL CTermDoc::OnNewDocument0
{
if(! CDocument::OnNewDocument0)
retum FALSE;
( (CEditView*)m_viewList.GetHead(》->SetWindowText(NULL);
／，为WM_COMMNOTIFY消息创建事件对象，手工重置，初始化为有信号的
i
www.eeworm.com/read/26219/955853
c sht11启动子程序.c
****************************
SHT11启动子程序
****************************/
void Start(void)
{
SCK=1;//时钟信号变高电平
_nop_();
_nop_();
SAL=0; ///数据线变低电平
_nop_();
_nop_();
SCK=0;
_
www.eeworm.com/read/39267/1122443
vhd pwm.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pwm is
port(ctrl:in std_logic_vector(3 downto 0); ----PWM控制信号
clk:in std_logic; ------------1