搜索结果
找到约 1,111 项符合
xilinx-Spartan 的查询结果
工控技术 xilinx FPGAs在工业中的应用
The revolution of automation on factory floors is a key driver for the seemingly insatiable demand for higher productivity， lower total cost of ownership，and high safety. As a result， industrial applications drive an insatiable demand of higher data bandwidth and higher system-level perform ...
测试测量 基于FPGA的数据采集系统设计
设计了一个基于FPGA的数据采集系统，并用Verilog HDL语言作为描述语言实现了对TLC0820的采样控制和FPGA的数据处理等过程的控制，以Xilinx ISE 9.1i软件为平台，进行了设计输入、分析与综合、仿真与验证等过程仿真实现了这一系统。
接口技术 xilinx_ahblite_axi_bridge
xilinx推出的内核，ahblite和axi之间的接口转换。
接口技术 高速I/O接口技术
现代通信技术朝着高速、精确的方向发展,尤其是高速串行通信,逐渐成为通信技术的主流,在各行各业扮演着极其重要的角色,文中简述了高速I/O的相关技术,如SERDES (串行器/解串器)技术、8B /10B编码、COMMA字符、预加重等,并列举了具有代表性的Xilinx公司的FPGA产品,展示了Rocket IO技术的实际应用。关键词:高速I/O接口; SERDES; ...
仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
VHDL/FPGA/Verilog IEEE 802.3 Cyclic Redundancy Check参考设计
IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供
VHDL/FPGA/Verilog DDR（双速率）SDRAM控制器参考设计
DDR（双速率）SDRAM控制器参考设计，xilinx提供
VHDL/FPGA/Verilog ZBT SRAM控制器参考设计
ZBT SRAM控制器参考设计，xilinx提供，（ZBT SRAM是一种高速同步SRAM）
VHDL/FPGA/Verilog ZBT SRAM控制器参考设计
ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码
VHDL/FPGA/Verilog USB接口控制器参考设计
USB接口控制器参考设计，xilinx提供的VHDL源代码