搜索结果
找到约 54,875 项符合
xilinx ISE设计开发套件 的查询结果
按分类筛选
教程资料 XAPP058 -利用嵌入式微控制器实现Xilinx系统编程
 
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设 ...
教程资料 华为 FPGA设计高级技巧Xilinx篇
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其 ...
教程资料 Virtex-6 的HDL设计指南
针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
教程资料 数字成形滤波器设计及FPGA实现
本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以 ...
教程资料 基于FPGA 的千兆以太网的设计
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze
本研究采 ...
教程资料 基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...
通信网络 基于串口服务器的声发射监测系统设计
针对现有的声发射监测系统中存在的监测范围窄，通信距离短，监测仪固件升级困难的问题，提出了一种基于串口服务器的远程多通道声发射监测系统设计方案。该系统下位机采用C8051F020单片机作为控制器，上位机采用Winform设计。经测试，系统具有监测范围广，运行稳定可靠，人机界面友好的特点。
...
通信网络 LTE系统中RRC连接建立过程的设计
为了实现LTE系统中RRC连接建立的需求，提出了一种对RRC层连接过程进行设计的方案，并完成系统的软件设计。该系统将RRC层的空闲状态和连接状态均细分为两个子状态，有效降低了系统设计的复杂度。软件采用Xilinx SDK工具集进行开发，通过在PC上分别模拟终端和基站进行测试，终端和基站能够成功接收到正确的RRC消息。实验结果 ...
通信网络 Stellaris LM3S8962评估套件
Stellaris LM3S8962 以太网 +CAN 评估套件 (Stellaris LM3S8962 Evaluation Kit for Ethernet and CAN) 可为采用Stellaris 微处理器启动以太网及控制器局域网 (CAN) 的应用设计提供一种低成本途径。LM3S8962 评估板 (EVB) 既可作为完整的评估目标，也可以作为能够连接至任何客户目标板上 Stellaris 器件的调试工具。仅需 ...