搜索：system verilog - 虫虫下载站

技术资料  基于单片机的鳗鱼养殖水质参数监测系统

采用STC89C52单片机作为设计的核心,通过传感器检测水中的pH值、溶解氧、温度以及浑浊度.系统通过对应的传感器探头检测到数据后再经过ADC0832传送给单片机,并实时显示在LCD12864液晶显示屏上.单片机根据养殖环境判断水质是否达到水产养殖的水质要求,并在水质不符合养殖要求时,通过GSM短信模块发送短信,通知养殖人员及时采取 ...

https://www.eeworm.com/dl/898901.html

下载: 7

查看: 3033

单片机

技术资料  PCB中磁珠的原理及使用磁珠的情况全解

使用片式磁珠和片式电感的原因：是使用片式磁珠还是片式电感主;要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时，使用片式磁珠是最佳的选择。&nbsp;磁珠是用来吸收超高频信号，象-一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠。而电感是一种 ...

https://www.eeworm.com/dl/745291.html

下载: 6

查看: 1430

pcb

教程资料  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/fpga/doc/32702.html

下载: 148

查看: 1092

FPGA 数字三相优化设计

可编程逻辑  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/kbcluoji/40355.html

下载: 95

查看: 1102

FPGA 数字三相优化设计

其他  本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合利用QuartusⅡ内部的仿 ...

https://www.eeworm.com/dl/534/395808.html

下载: 83

查看: 1385

FIR Stratix Altera MAC

用&nbsp;verilog&nbsp;HDL&nbsp;语言搭建一个以&nbsp;ARM&nbsp;Cortex-M0&nbsp;为处理器核的嵌入式SOC系统,系统包含以下几个部分：&nbsp; (1)ARM&nbsp;Cortex-M0核&nbsp; (2)AHB总线译码器&nbsp; (3)AHB总线从设备多路复用器&nbsp; (4)片上存储器外设&nbsp; (5)LED外设&nbsp; (6)七段数码管&nbsp; (7)定时器&nbsp; (8)UART& ...

https://www.eeworm.com/dl/521381.html

下载: 2

查看: 86

ARM 实验报告

技术资料  数字电路基础刘红云

本书是通信、电子信息等相关专业的基础课教材，全书共分7章，主要内容有：数字逻辑基础、组合逻辑电路、时序逻辑电路、脉冲信号的产生与变换电路、半导体存储器、数模与模数转换器、PLD和Verilog-HDL简介，各章配有例题、小结及习题。本书内容丰富、结构合理、实用性强，既可作为通信、电子信息等相关专业的专科、本科教材 ...

https://www.eeworm.com/dl/845845.html

下载: 9

查看: 3554

数字电路

技术资料  基于CPLD的SGPIO总线实现及应用

分析了SGPIO总线的数据传输机制，用CPLD模拟SGPIO总线协议来实现并行数据的串行传输，并将其与串并数据转换集成芯片进行对比，说明了前者的应用优势，并且指出了其应用场合。采用Lattice Diamond IDE进行了Verilog HDL代码编写和综合，并用ModelSire进行时序仿真，最终下载到CPLD器件进行测试。结果证明了采用CPLD实现SGPIO ...

https://www.eeworm.com/dl/856791.html

下载: 5

查看: 8615

CPLD SGPIO总线

技术资料  基于FPGA的RFID板级标签设计与实现

在分析射频识别原理和特点的基础上, 讨论超高频射频识别系统中电子标签设计技术, 并采用EP1C6Q240FPGA 对超高频电子标签进行了板级设计及其实现。利用Verilog 语言实现了标签数字电路,并在板级标签中进行了验证。测试结果表明,该设计实现了ISO1800026C 标准的标签读写功能,读写性能优异,为下一步设计出符合该标准的电子标签 ...

https://www.eeworm.com/dl/945995.html

下载: 9

查看: 8594

FPGA RFID

技术资料  一种高速二维DCT的VLSI设计

2005年全国单片机与嵌入式系统学术交流会论文，实现了一种基于矩阵分解算法的实时二维DCT处理器。该处理器充分利用DCT算法的对称性，采用一维DCT单元复用的方式来实现二维DCT变换，因此面积得到了优化。电路设计中采用并行结构和流水线技术，使设计满足了视频处理的实时性要求。用Verilog硬件描述语言完成了整个设计并进行 ...

https://www.eeworm.com/dl/949063.html

下载: 3

查看: 9687

VLSI 高速

搜索结果

按分类筛选