搜索结果
找到约 5,688 项符合
system verilog 的查询结果
按分类筛选
VHDL/FPGA/Verilog 一个电子中的verilog实验源代码。适合verilog初学者学习参考
一个电子中的verilog实验源代码。适合verilog初学者学习参考
嵌入式Linux 钳入式开发的operation system 是追简单的example 钳入式开发的operation system 是追简单的example
钳入式开发的operation system
是追简单的example
钳入式开发的operation system
是追简单的example
其他 Building a RISC System in an FPGA
Building a RISC System in an FPGA
电子书籍 Features • Compatible with MCS-51® Products • 8K Bytes of In-System Programmable (ISP
Features
&#8226 Compatible with MCS-51&reg Products
&#8226 8K Bytes of In-System Programmable (ISP) Flash Memory
– Endurance: 1000 Write/Erase Cycles
&#8226 4.0V to 5.5V Operating Range
&#8226 Fully Static Operation: 0 Hz to 33 MHz
&#8226 Three-level Program Memory Lock
&#8226 256 x 8-bit Internal ...
其他嵌入式/单片机内容 计数器 同步异步预置数清零 verilog hdl 编写
计数器 同步异步预置数清零 verilog hdl 编写
技术管理 verilog 教程
verilog 教程，介绍了用verilog语言写硬件电路的描述语言。内容详细丰富！！是一不不错的教程
电子书籍 本发行说明包含了发行适用于 HP-UX 的 Sun Java System Message Queue 3 2005Q4 (3.6 SP3) 时可 用的重要信息。本说明主要介绍已知问题和限制以及其他
本发行说明包含了发行适用于 HP-UX 的 Sun Java System Message Queue 3 2005Q4 (3.6 SP3) 时可
用的重要信息。本说明主要介绍已知问题和限制以及其他信息。在使用 Message Queue 之前，请先
阅读本文档。
VHDL/FPGA/Verilog Verilog HDL实现的I2C Slave模拟
Verilog HDL实现的I2C Slave模拟
单片机开发 c8051f020 实时时钟模块程序 内含IIC模块程序/********************** SYSTEM CLOCK 8M********************************/
c8051f020 实时时钟模块程序 内含IIC模块程序/********************** SYSTEM CLOCK 8M********************************/
extern unsigned char xdata currenttime[16]={0}
extern unsigned char xdata settime[16]={
0x00, // control regesiter 1
0x00, // control regesiter 2
0x01, / ...
系统设计方案 mentor UART IP verilog源码 以通过验证.
mentor UART IP verilog源码 以通过验证.