搜索结果
找到约 82 项符合
synTHEsis 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (12)
- 其他书籍 (11)
- 可编程逻辑 (5)
- 系统设计方案 (4)
- 教程资料 (3)
- 电子书籍 (3)
- 其他嵌入式/单片机内容 (3)
- 其他 (3)
- 软件设计/软件工程 (3)
- matlab例程 (3)
- 技术资料 (3)
- 学术论文 (2)
- 技术书籍 (2)
- 嵌入式/单片机编程 (2)
- 微处理器开发 (2)
- VIP专区 (2)
- allegro (1)
- Genesis (1)
- Mentor (1)
- 单片机编程 (1)
- 软件工程 (1)
- Modem编程 (1)
- 文件格式 (1)
- Java编程 (1)
- DSP编程 (1)
- 通讯编程文档 (1)
- 操作系统开发 (1)
- 编译器/解释器 (1)
- BREW编程 (1)
- 单片机开发 (1)
- 数学计算 (1)
- 论文 (1)
- 笔记 (1)
- 教程 (1)
- 书籍 (1)
Genesis Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意义
Mentor Creating Safe State Machines(Mentor)
 
Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...
单片机编程 一种8位单片机中ALU的改进设计
文章提出了一种精简指令集8 位单片机中, 算术逻辑单元的工作原理。在此基础上, 对比传统PIC 方案、以及在ALU 内部再次采用流水线作业的332 方案、44 方案, 并用Synopsys 综合工具实现了它们。综合及仿真结果表明, 根据该单片机系统要求, 44 方案速度最高, 比332 方案可提高43.9%, 而面积仅比最小的332 方案增加1.6%。在分析 ...
教程资料 FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool
可编程逻辑 FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool
可编程逻辑 Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意义
可编程逻辑 Creating Safe State Machines(Mentor)
 
Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...
可编程逻辑 基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
关键词：Verilog HDL；硬件描述语言；FPGA
Abstract: In this ...
其他嵌入式/单片机内容 IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synthesis.rar
微处理器开发 The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) development. The IP cores are centered around the common on-chip bus, and use a coherent method for simulation and synthesis. The library is vendor independent, with support for different CAD tools and ...