搜索结果
找到约 834 项符合
step-Up 的查询结果
ARM LPC4300系列ARM双核微控制器产品数据手册
The LPC4350/30/20/10 are ARM Cortex-M4 based microcontrollers for embeddedapplications. The ARM Cortex-M4 is a next generation core that offers systemenhancements such as low power consumption, enhanced debug features, and a highlevel of support block integration.The LPC4350/30/20/10 operate at CPU ...
技术书籍 西门子系列PLC原理及应用_隋媛媛
《西门子系列PLC原理及应用》共有8章，第1章介绍了PLC的基本组成与工作原理；第2章介绍了西门子S7-200系列PLC的构成、性能及其工作方式；第3章详细地介绍了S7-200系列PLC专用编程软件STEP 7-Micro/WIN的主要功能与使用方法；第4～5章，结合实例介绍S7-200系列PLC的基本命令与功能命令；第6章讲述了S7-200系列PLC的网络通 ...
开发工具 MAXQUSBJTAGOW评估板软件
MAXQUSBJTAGOW评估板软件:关键特性 Easily Load and Debug Code Interface Provides In-Application Debugging Features Step-by-Step Execution Tracing Breakpointing by Code Address, Data Memory Address, or Register Access Data Memory View and Edit Supports Logic Levels from 1.1V to 3.6V Supports JTAG and 1 ...
开发工具 Cimatron E 7.0教程
Cimatron E 7.0教程
使用Cimatron E 起草应用，建立部分或者组装图图表是可能的，由2D 风景组成。在画的每一个内有一条或更多床单，起草的符号和注释可能被增加并且编辑。 这些画图表包含象 起草标准那样的具体的特性，意见归因于，框架，模板等等。在各种各样的起草的概念将的这个练习过程中沿着边讨论Cimatron E的动态的 ...
实用工具 MAXQUSBJTAGOW评估板软件
MAXQUSBJTAGOW评估板软件:关键特性 Easily Load and Debug Code Interface Provides In-Application Debugging Features Step-by-Step Execution Tracing Breakpointing by Code Address, Data Memory Address, or Register Access Data Memory View and Edit Supports Logic Levels from 1.1V to 3.6V Supports JTAG and 1 ...
可编程逻辑 Xilinx UltraScale：新一代架构满足您的新一代架构需求（EN）
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html
Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture
The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class ...
可编程逻辑 pdf转cad软件 附pdf转cad教程
附件为：pdf转cad软件最新版 PDF Fly V7.1安装文件。还附有自制的Crack，把我的文件 贴到装好的目录下就行了!没有30天限制。
附pdf转cad软件使用教程：
1、pdf转cad软件的界面比较简单的，如下图，点击ADD添加你要转换的PDF文件，然后下一步
2、选择DXF格式，然后在右边的option里面还可以进行相关的设置
3、 ...
可编程逻辑 Nios II定制指令用户指南
     Nios II定制指令用户指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom
instructions, you can reduce a complex sequen ...
可编程逻辑 Cadence 应用注意事项
good good study ，day day up
可编程逻辑 Analog Solutions for Altera FPGAs
Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells calle ...