搜索结果
找到约 16,117 项符合
sent总线测试 的查询结果
教程资料 基于FPGA的can 总线设计
基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。
教程资料 基于FPGA的I2C总线模拟
基于FPGA的I2C总线模拟,采用verilog HDL语言编写。
教程资料 CPLD与51单片机总线接
CPLD与51单片机总线接
教程资料 控制面板程序设计-在控制面板上加一个测试组件
控制面板程序设计-在控制面板上加一个测试组件
教程资料 CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.
CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.
教程资料 利用FPGA 编程实现I2C总线
利用FPGA 编程实现I2C总线,对学习很有帮助
教程资料 该项目在Keil下工作和在PROTEUS测试成功
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
教程资料 DS18B20(已通过)测试
DS18B20(已通过)测试,并且有Proteus仿真程序和C源代码,请新手们下载
技术书籍 基于二叉树的时序电路测试序列设计
为了实现时序电路状态验证和故障检测,需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性,建立时序电路状态二叉树,按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系,可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路,可以验证电路是否具有全部预定状态,是否能够实现预定状态转换。 ...
模拟电子 AN-835高速ADC测试和评估
本应用笔记将介绍ADI公司高速转换器部门用来评估高速ADC的特征测试和生产测试方法。本应用笔记仅供参考,不能替代产品数据手册