搜索结果
找到约 256 项符合
rtl-VCL 的查询结果
VHDL/FPGA/Verilog 教你用各种方法实现分频
教你用各种方法实现分频，实现良好的时序。个你的RTL开发增加经验
VHDL/FPGA/Verilog 用VHDL语言描述的用锁存器
用VHDL语言描述的用锁存器，加法计数器，ROM存储器构成的RTL图
设计相关 MC8051IP核的FPGA实现
MC8051IP核的FPGA实现与应用；VHDL;MC8051IP核；RTL封装
Windows编程 Delphi Sacnline 处理 Bitmap 图片
在 Delphi VCL 里面处理 Bitmap，如果采用 Scanline 的方式，处理速度会比普通的逐个像素的处理，快很多。
可编程逻辑 CPLD_FPGA设计经验分享
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...
源码 【破解版】MlSkinVCLD10.2.Tokyo.v3.0.zip
MLSkin 是Delphi下面的一款皮肤组件，是基于Delphi标准组件继承而来，扩展了很多实用的属性功能供开发者调用；在使用上和标准的VCL组件相差不大，但显示风格却大不一样，可以很轻松地实现像QQ皮肤那样的效果，想要改变显示风格你要做的仅仅是重新加载一张图片即可；里面的大部分组件都可以单独使用，不需要依赖窗体的 ...
技术资料 电子书-FPGA与Matlab联合实战V1.0 127页
电子书-FPGA与Matlab联合实战V1.0 127页前言 作为网络上第一个开源此技术，笔者迫不及待地想将此技术分享出来。笔者从 2011 年 接触 FPGA 以来，从各个方面使用 FPGA，无论是控制、图像视频、IC 前端验证、仿真测试， 各个部分都有所触及，2015 年第一次接触到 FPGA 与 matlab 的硬件在环实时仿真，就对感 受到技术的强大， ...
技术资料 NIOS II 软件开发手册
 从开始接触Altera（现在应该叫intel PSG了）的NIOS II处理器，到现在，已经有6个年头了。从开始的C语言都不懂，到现在能使用NIOS II开发一些实用的东西，中间的过程也是非常的曲折。最开始的时候，完全是炼狱一般，走一步，十个坑，没人指导，填几天，再走一步，再填一个坑。到了后来对这个东西开始心生敬畏，敬畏不 ...
技术资料 数字通信同步技术的MATLAB与FPGA实现.zip
里面包括RTL逻辑，m脚本（matlab程序），光盘拷贝的
技术资料 Vivado设计流程指导手册-含安装流程与仿真
Vivado设计分为Project Mode和Non-project Mode两种模式，一般简单设计中，我们常用的是Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成Vivado的整个设计流程一、新建工程1、打开Vivado 2013.4开发工具，可通过桌面快捷方式或开始菜单中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打开软件 ...