搜索结果
找到约 150 项符合
rtl 的查询结果
按分类筛选
- 全部分类
- 学术论文 (32)
- VHDL/FPGA/Verilog (28)
- 技术资料 (11)
- 其他书籍 (9)
- 教程资料 (7)
- 可编程逻辑 (7)
- 其他 (6)
- 其他嵌入式/单片机内容 (4)
- 微处理器开发 (4)
- 嵌入式/单片机编程 (4)
- 系统设计方案 (3)
- Delphi/CppBuilder (2)
- 嵌入式Linux (2)
- 书籍源码 (2)
- 单片机开发 (2)
- 精品软件 (2)
- VHDL/Verilog/EDA源码 (1)
- ALTERA FPGA开发软件 (1)
- 集成开发环境 (1)
- 技术教程 (1)
- allegro (1)
- 模拟电子 (1)
- 电源技术 (1)
- USB编程 (1)
- uCOS (1)
- Linux/Unix编程 (1)
- 网络 (1)
- Delphi控件源码 (1)
- 技术管理 (1)
- 操作系统开发 (1)
- matlab例程 (1)
- GPS编程 (1)
- 驱动编程 (1)
- 通讯/手机编程 (1)
- 其他行业 (1)
- 软件设计/软件工程 (1)
- 编辑器/阅读器 (1)
- 汇编语言 (1)
- 设计相关 (1)
- 源码 (1)
- VIP专区 (1)
技术教程 Vivado高层次综合
感谢你对Vivado HLS也就是XILINX’s 高层次综合解决方案有兴趣，这个解决方案综合c，c++和系统c代码成Verilog和VHDL RTL结构。
教程资料 FPGA模块需要对GPS
本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理，将详细介绍如何设计FPGA和不同外设之间的数据传输。同时，在RTL编码中，编写使综合与布局布线效果更佳的代码。
教程资料 在数字电路的设计中
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...
教程资料 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，\\r\\n然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模\\r\\n型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim\\r\\n中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK ...
allegro Verilog Coding Style for Efficient Digital Design
 
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...
模拟电子 基于CORDIC算法的高速ODDFS电路设计
为了满足现代高速通信中频率快速转换的需求，基于坐标旋转数字计算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接数字频率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）电路设计方案。采用MATLAB和Xilinx System Generator开发工具搭建电路的系统模型，通过现场可编程门阵列（FPGA ...
教程资料 Verilog_HDL的基本语法详解（夏宇闻版）
        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...
教程资料 DC逻辑综合
芯片综合的过程：芯片的规格说明，芯片设计的划分，预布局，RTL 逻辑单元的综合，各逻辑单元的集成，测试，布局规划，布局布线，最终验证等步骤。设计流程与思想概述：一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现，这需要工程人员遵循一定的规则按一定的设计步骤进行操作。
...
教程资料 基于FPGA 的方向滤波器指纹图像增强算法实现
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
可编程逻辑 Verilog_HDL的基本语法详解（夏宇闻版）
        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...