搜索结果
找到约 1,059 项符合
risc-v 的查询结果
Linux/Unix编程 一个基于GTK+的单词数值计算器
一个基于GTK+的单词数值计算器，1、 按照规则计算单词的值，如果 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 26个字母（全部用大写）的值分别为 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26，如：
WINJACK这个单词的值就为：W+I+N+J+A+C+K=23+9+14+1+3+11=71％
HARDWORK=H+A+R+D+W+O ...
其他 MAX220–MAX249系列线驱动器/接收器
MAX220–MAX249系列线驱动器/接收器，专为EIA/TIA-
232E以及V.28/V.24通信接口设计，尤其是无法提供±12V
电源的应用。
这些器件特别适合电池供电系统，这是由于其低功耗
关断模式可以将功耗减小到5μW以内。MAX225、
MAX233、MAX235以及MAX245/MAX246/MAX247
不需要外部元件，推荐用于印刷电路板面积有限的
应用。 ...
VHDL/FPGA/Verilog --文件名：mine4.vhd。 --功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的）
--文件名：mine4.vhd。
--功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波
--A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成
--各种波形的线形叠加输出。
--说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、
--幅度(基准幅度A)的 ...
人工智能/神经网络 A tutorial and open source code for finding edges and corners based on the filters used in primary v
A tutorial and open source code for finding edges and corners based on the filters used in primary visual cortex.
JavaScript Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and V
Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and Voronoi diagrams are among the most widely used data structures in the field of Computational Geometry. These are Java-oriented source codes.
Oracle数据库 1、 求当前会话的SID
1、 求当前会话的SID，SERIAL#
SELECT Sid, Serial#
FROM V$session
WHERE Audsid = Sys_Context( USERENV , SESSIONID )
书籍源码 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试）
modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk ...
Windows CE pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM92
pccard driver s3c2440.The S3C2440A offers outstanding features with its CPU core, a 16/32-bit ARM920T RISC processor designed by
Advanced RISC Machines, Ltd. The ARM920T implements MMU, AMBA BUS, and Harvard cache architecture
with separate 16KB instruction and 16KB data caches, each with an 8-word ...
VHDL/FPGA/Verilog Verilog HDL的程式
Verilog HDL的程式，上網找到SPI程式，
vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！ ...