搜索结果
找到约 1,059 项符合
risc-v 的查询结果
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
书籍源码 代码分为两部分：ff_const_mul.v和ff_mul.v
代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写
VHDL/FPGA/Verilog RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数
RISC状态机由三个功能单元构成：处理器、控制器和存储器。
RISC状态机经优化可实现高效的流水线操作。
RISC 中的数据线为16位。
在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前
对这16个数进行排序，从大到小放置在18到33的位置
求出前16个数的平均数，放在34的位置
...
数学计算 牛顿迭代法 若高阶非线性方程组: u ( x , y) = 0 v ( x , y) = 0 可以用迭代公式
牛顿迭代法
若高阶非线性方程组:
u ( x , y) = 0
v ( x , y) = 0
可以用迭代公式
电子书籍 ram_dp_ar_aw.v 应该蛮有用的
ram_dp_ar_aw.v 应该蛮有用的
系统设计方案 ： 通过 L V D S ( 低压差分信号) 传输方案与单个 L C o S ( 硅基液晶) 分时分色显示
： 通过 L V D S ( 低压差分信号) 传输方案与单个 L C o S ( 硅基液晶) 分时分色显示， 设计主电路
与头盔结构分离的单 L C o S 硅片彩色头盔显示系统。
Java书籍 所属行业的java的简单介绍上述事实上述事实上v
所属行业的java的简单介绍上述事实上述事实上v
GPS编程 function [U,V,num_it]=fcm(U0,X) ％ MATLAB (Version 4.1) Source Code (Routine fcm was written by R
function [U,V,num_it]=fcm(U0,X)
％ MATLAB (Version 4.1) Source Code (Routine fcm was written by Richard J.
％ Hathaway on June 21, 1994.) The fuzzification constant
％ m = 2, and the stopping criterion for successive partitions is epsilon =??????.
％*******Modified 9/15/04 to have epsilon = ...
书籍源码 温度控制系统程序分身乏术发送信息新的发现床v
温度控制系统程序分身乏术发送信息新的发现床v
微处理器开发 ARM处理器是一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器
ARM处理器是一种16/32位的高性能、低成本、低功耗的嵌入式RISC微处理器，由ARM公司设计，然后授权给各半导体厂商生产，它目前已经成为应用最为广泛的嵌入式处理器。
本书分14章对ARM处理器的体系结构、指令系统和开发工具作了比较全面的介绍。其中包括ARM体系介绍、ARM程序设计模型、ARM汇编语言程序设计、ARM C／C 语言程 ...