搜索:quartus ii

找到约 4,031 项符合「quartus ii」的查询结果

结果 4,031
按分类筛选
显示更多分类
https://www.eeworm.com/dl/502/31201.html 单片机编程

用JLINK V6调试STM32的教程

用JLINK V6 调试STM32的教程:针STM3210B-LK1评估板需要改动或设置的地方有3点:第一:STM3210B-LK1评估板的BOOT0及BOOT1跳线请跳到0位置. 第二:STM3210B-LK1评估板上的JTAG接口的第1,2脚请接上3.3V(手工飞线)。第三:JLINK 用SWD方式调试此款板子时,需要把板子上的R4,R5断开(因其板子上有STLINK I ...
下载 183
·
查看 1124
https://www.eeworm.com/dl/684/301838.html 软件设计/软件工程

misra (The Motor Industry Software Reliability Association 汽车工业软件可靠性联会) 是位于英国的一个跨国汽车工业协会

misra (The Motor Industry Software Reliability Association 汽车工业软件可靠性联会) 是位于英国的一个跨国汽车工业协会,其成员包括了大部分欧美汽车生产商。其核心使命是为汽车工业提供服务和协助,帮助厂方开发安全的、高可靠性的嵌入式软件。这个组织最出名的成果是所谓的misra C Coding Standa ...
下载 151
·
查看 1164
https://www.eeworm.com/dl/655/364357.html 微处理器开发

开发环境:ADS 1.2/SDT 2.51 GUI测试

开发环境:ADS 1.2/SDT 2.51 GUI测试,由于没有触摸屏,所以将触摸屏的代码给屏蔽了; 请将FS44B0II开发板连接好交叉网线、直连串口线、电源, 并连接好G57液晶屏,同时还要连接好背光电源; 然后在BIOS的命令窗口里面敲netrun命令; 点击FS44B0_G57_uCGUI\uC-GUI\FS44B0_G57_uCGUI_Data\DebugRel目录下 ...
下载 41
·
查看 1067
https://www.eeworm.com/dl/854892.html 技术资料

DDR2_协议规范_JESD79-2F

DDR2_协议规范_JESD79-2F DDR的规范和协议,是英文版,非常详细。 请放心下载。 DDR2/DDR II(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降沿同时进行数据传输的基本方式, ...
下载 3
·
查看 4952
https://www.eeworm.com/dl/514/9227.html 学术论文

图像缩放算法的研究与FPGA设计.rar

Scaler是平板显示器件(FPD,Flat Panel Display)中的重要组成部分,它将输入源图像信号转换成与显示屏固定分辨率一致的信号,并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上,采用自上而下(Top-down)的设计方法,给出了scaler的设计及FPGA验证。该scaler支持不同分辨 ...
下载 187
·
查看 1131
https://www.eeworm.com/dl/514/9324.html 学术论文

基于FPGA的高速FIR数字滤波器设计.rar

本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为 ...
下载 177
·
查看 1148
https://www.eeworm.com/dl/514/10973.html 学术论文

基于ARMFPGA的雷达伺服控制器设计

这篇论文在系统分析国内外雷达伺服控制系统研究现状的基础上,选定以ARM为内核的基于ARM+FPGA的雷达伺服控制器为研究对象。 首先,根据雷达伺服控制系统功能要求与性能指标,进行系统的硬件设计:选择基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作为主控芯片,ARM与FPGA的连接形式采用中断+ ...
下载 184
·
查看 1222
https://www.eeworm.com/dl/514/12485.html 学术论文

基于FPGA的高速FIR数字滤波器设计

本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为 ...
下载 52
·
查看 1125
https://www.eeworm.com/dl/846418.html 技术资料

EDA技术实用教程VerilogHDL版 [潘松,黄继业,潘明 编著] 2013年版.part3

这份文档是EDA技术实用教程VerilogHDL版 [潘松,黄继业,潘明 编著] 2013年版.part3,资源较大,分为三个部分,下载完解压即可:part1:http://dl.21ic.com/download/eda-267045.html part2:http://dl.21ic.com/download/eda-267046.html part3:http://dl.21ic.com/download/eda-267047.ht ...
下载 5
·
查看 3678
https://www.eeworm.com/dl/846419.html 技术资料

EDA技术实用教程VerilogHDL版 [潘松,黄继业,潘明 编著] 2013年版.part2

这份资料是EDA技术实用教程VerilogHDL版 [潘松,黄继业,潘明 编著] 2013年版.part2,资源较大,分为三个部分,下载完解压即可:part1:http://dl.21ic.com/download/eda-267045.html part2:http://dl.21ic.com/download/eda-267046.html part3:http://dl.21ic.com/download/eda-267047.ht ...
下载 7
·
查看 8605