搜索结果
找到约 444 项符合
pll 的查询结果
按分类筛选
- 全部分类
- 技术资料 (194)
- 通讯/手机编程 (27)
- VHDL/FPGA/Verilog (19)
- 单片机开发 (18)
- 学术论文 (14)
- 模拟电子 (13)
- 微处理器开发 (13)
- DSP编程 (11)
- 单片机编程 (10)
- matlab例程 (10)
- 其他书籍 (7)
- 系统设计方案 (7)
- 其他嵌入式/单片机内容 (7)
- 电子书籍 (6)
- 嵌入式/单片机编程 (6)
- 电子技术 (5)
- 教程资料 (5)
- 软件设计/软件工程 (5)
- 其他 (4)
- 可编程逻辑 (4)
- VIP专区 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- GPS编程 (3)
- 书籍 (2)
- 电源技术 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 编译器/解释器 (2)
- 嵌入式Linux (2)
- 中间件编程 (2)
- 源码 (1)
- 手册 (1)
- 论文 (1)
- FPGA (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 操作系统开发 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- DSP工具/软件 (1)
- 电路设计 (1)
- 电子书籍 (1)
- 源码/资料 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 网络 (1)
- 文件格式 (1)
- uCOS (1)
- 交通/航空行业 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- RFID编程 (1)
- 3G开发 (1)
- 精品软件 (1)
单片机编程 Stellaris系列微控制器的时钟
应用软件根据BYPASS信号的值来决定是否使用PLL。如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供。如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用PWM分频器（PWMDIV）先分频。ADC时钟使用一个时钟源（source）为2 ...
单片机编程 时钟和低功耗模式
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗 ...
电源技术 开关稳压器的偏置低噪声变容
 
Telecommunication, satellite links and set-top boxes allrequire tuning a high frequency oscillator. The actualtuning element is a varactor diode, a 2-terminal device thatchanges capacitance as a function of reverse bias voltage.1 The oscillator is part of a frequency synthesizingloop, as ...
系统设计方案 基于单片机Aduc841的调试程序
基于单片机Aduc841的调试程序，包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。
其他嵌入式/单片机内容 卫星调谐器 DBS TUNER The TA1322FN is a wideband down-converter which can operate at input frequency ra
卫星调谐器 DBS TUNER
The TA1322FN is a wideband down-converter which can
operate at input frequency ranging from 850 MHz to 2200 MHz.
Intended primarily for use in satellite tuners, this IC includes an
oscillator, a mixer, an IF amplifier and a PLL.
技术资料 支持USB PS2 UART SPI CRC功能的凌阳8位单片机
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高
技术资料 直接变频发射机资料
本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波，确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 MHz至4.4 ...
系统设计方案 Fast settling-time added to the already conflicting requirements of narrow channel spacing and low
Fast settling-time added to the already conflicting requirements of narrow channel spacing and
low phase noise lead to Fractional4 divider techniques for PLL synthesizers. We analyze discrete "beat-note spurious levels from arbitrary modulus divide sequences including those from classic accumulator ...
技术资料 LPC2103芯片的时钟系统
LPC2103芯片的时钟系统
清晶振频率(FOSC)、处理器时钟(Fcclk)、系统外设时钟(Fpclk)、CCO时钟。通过对锁相环PLL和VPB分频器的配置，实现我们想要的时钟系统。