搜索结果
找到约 4,947 项符合
nc-VHDL 的查询结果
VHDL/FPGA/Verilog VHDL开发的计数器。源程序不复杂
VHDL开发的计数器。源程序不复杂，应该都能看懂。最重要的注意：是时序问题
文章/文档 NC使用技巧.rarNC一个牛X的监控软件。功能强大。内附详细教程
NC使用技巧.rarNC一个牛X的监控软件。功能强大。内附详细教程
VHDL/FPGA/Verilog 用VHDL语言来实现一个电子时钟
用VHDL语言来实现一个电子时钟，可以调时间。小时，分，秒。可以下载到实验箱来运行验证。
VHDL/FPGA/Verilog RS232数据发送器,适合于VHDL的初学者参考
RS232数据发送器,适合于VHDL的初学者参考
VHDL/FPGA/Verilog 这是一个用vhdl编的多功能电子秒表
这是一个用vhdl编的多功能电子秒表，可以记录几个人的时间，并且可以在跑秒的时候查看记录。。〔原创〕
VHDL/FPGA/Verilog 大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持
VHDL/FPGA/Verilog 这个是vhdl的彩灯实例程序
这个是vhdl的彩灯实例程序，里面涵盖了48种的彩灯变化，通过了maxplus的验证，并且在机上实验通过
VHDL/FPGA/Verilog flash接口控制器的VHDL以及verilog源代码和Testbench程序
flash接口控制器的VHDL以及verilog源代码和Testbench程序
VHDL/FPGA/Verilog EDA中常用模块VHDL程序
EDA中常用模块VHDL程序，不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ，25分频=2HZ，10分频=5HZ。稍微改变程序即可实现)
VHDL/FPGA/Verilog EDA常用计数函数VHDL程序设计
EDA常用计数函数VHDL程序设计，减法计数器：可预置数：