搜索结果
找到约 3,204 项符合
mouse-Verilog 的查询结果
VHDL/FPGA/Verilog 讲解Verilog 的testbench的书写方法。
讲解Verilog 的testbench的书写方法。
VHDL/FPGA/Verilog 用verilog硬件描述语言编写的16位数模转换器的源代码
用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合
VHDL/FPGA/Verilog 在quartusII下用verilog语言自己写的IP核
在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。
微处理器开发 verilog hdl编写,六段流水线CPU.程序完整
verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写
VHDL/FPGA/Verilog 数字边沿鉴相器 verilog源程序
数字边沿鉴相器 verilog源程序
其他书籍 Verilog and VHDL状态机设计
Verilog and VHDL状态机设计，英文pdf格式
State machine design techniques for Verilog and VHDL
Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in
engineer. This paper will discuss a var ...
VHDL/FPGA/Verilog Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子
Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子，带说明。
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...
软件工程 Verilog教程中文版
Verilog教程中文版
加密解密 aes算法的verilog hdl实现
aes算法的verilog hdl实现，供给大家作为参考 。