搜索结果
找到约 731 项符合
modelSim-win 的查询结果
可编程逻辑 可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...
可编程逻辑 基于FPGA实现扩频码的捕获
通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。
可编程逻辑 基于FPGA 的方向滤波器指纹图像增强算法实现
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
可编程逻辑 基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
关键词：Verilog HDL；硬件描述语言；FPGA
Abstract: In this ...
视频教程 MODELSIM仿真视频教程（计数器）
FPGA
仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
仿真技术 Altera Modelsim学习笔记
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧
...
设计相关 pkpm2005破解版下载
pkpm2005破解版安装方式：
一、Windows XP下PKPM的安装方法：
1. 先安装正版的 PKPM 。
2. 将本机的 system32\WinSCard.DLL 改名为 SysCard.DLL 。
3. 将本破解包里的 WinSCard.INI 复制到 C: 盘根目录。
4. 将本破解包里的 WinSCard.DLL 复制到系统system32目录。
5. 将本破解包里的 WinSCard.DLL 复制到pkpm里各 ...
微处理器开发 进行arm－linux嵌入式系统开发时
进行arm－linux嵌入式系统开发时，需要将文件烧写到flash上，在网上可以找到win下的烧写程序，但多数情况下开发环境应该是在linux下，烧写程序时切换到win下很不方便，使用该程序可以在linux下直接对flash进行烧写 该程序运行后将一个小的for arm的c程序通过串口传送到arm开发板上，使用该小程序与主机端通信，将主机传送信 ...
数值算法/人工智能 也不知道大家能不能编译成功！偶在偶机器上用TC可以编译成功
也不知道大家能不能编译成功！偶在偶机器上用TC可以编译成功，但用win-tc就不能￣还有编译成功的.exe文件发给别人看也不能正确显示结果，郁闷，偶都不知道哪儿错了，请大虾帮我看看，还有要怎么修改计算机当前时间！